|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DE RADIOELECTRÓNICA E INGENIERÍA ELÉCTRICA Un simple sintetizador de frecuencia de onda media. Enciclopedia de radioelectrónica e ingeniería eléctrica.
Enciclopedia de radioelectrónica e ingeniería eléctrica. / recepción de radio Al desarrollar este sintetizador, los autores intentaron simplificar al máximo su circuito y diseño sin sacrificar características técnicas. El sintetizador propuesto se desarrolla en el desarrollo de un tema interesante propuesto en [1]. Desafortunadamente, la vigorosa actividad de los "mineros de oro" dificulta la fabricación del sintetizador descrito allí para una amplia gama de radioaficionados, y cuando se transfiere a microcircuitos sin oro en paquetes DIP, las dimensiones del dispositivo aumentan significativamente. Además, para muchos radioaficionados, especialmente principiantes y aquellos que viven lejos de los centros industriales, la producción de una placa de circuito impreso de doble cara con orificios enchapados es un problema difícil. La búsqueda de resonadores de cuarzo con frecuencias bajas y "no circulares" tampoco facilita la vida. El sintetizador en consideración está construido de acuerdo con el esquema clásico con un bucle de bloqueo de fase (PLL) en microcircuitos CMOS en paquetes libres de oro y con un resonador de cuarzo de 1 MHz generalizado. Principales características técnicas
El diagrama de bloques del sintetizador se muestra en la fig. 1. El oscilador controlado por voltaje (VCO) opera a la misma frecuencia que la salida. La estabilidad de las pastillas está garantizada por el hecho de que los circuitos de ajuste de frecuencia de este generador no contienen inductores, y el generador en sí está ubicado casi por completo dentro de un microcircuito.
El modelador de pulsos (PI) tiene una salida potente de ciclo único con un drenaje abierto y un voltaje permitido de hasta 200 V. Para una adaptación óptima a la carga, el modelador brinda la capacidad de ajustar la duración de los pulsos de salida. Una señal de frecuencia de referencia ejemplar de 100 Hz se obtiene dividiendo la frecuencia de un oscilador de cristal (KG) de 1 MHz por 10000. Esta frecuencia se elige tan baja porque el espectro de la señal de salida del sintetizador inevitablemente contiene componentes que están separados por su valor de la frecuencia de salida principal. Si esto se puede tolerar en los equipos de comunicación, entonces, para un transmisor de radiodifusión, la presencia de componentes espectrales que crean señales de frecuencia de audio durante la detección de amplitud es inaceptable. Por lo tanto, la frecuencia de comparación debe elegirse en la región supratonal o subtonal. En nuestro caso, se adopta la segunda opción, ya que el filtro de posdetección del receptor suprime fácilmente 100 Hz sin degradar la calidad de las señales de voz y música recibidas. El detector de fase de frecuencia (PFD) compara una señal de referencia de 100 Hz con una señal de la misma frecuencia (en modo de captura), obtenida dividiendo la frecuencia del VCO primero por 9 y luego usando un divisor de factor de división variable (CVD) por 1610- 2000 de acuerdo con el valor establecido de la frecuencia de salida. Dependiendo del signo del desajuste de las señales comparadas en frecuencia y fase, el PFD genera una señal de control que aumenta o disminuye la frecuencia del VCO. El voltaje de control se aplica al VCO a través de un filtro integrador proporcional (PIF) que optimiza las características dinámicas del PLL. La división preliminar de la frecuencia del VCO por 9 está dictada por dos razones. Primero, se requiere obtener una grilla de frecuencias con un paso de 9 kHz. En segundo lugar, el chip KA561IE15A utilizado en el DPKD tiene una frecuencia operativa máxima de 1,5 MHz.
El diagrama esquemático del sintetizador se muestra en la fig. 2. Todos los microcircuitos digitales utilizados en él son estructuras CMOS de pequeños y medianos grados de integración. Los microcircuitos de las series K561 y KR1561 funcionan a frecuencias de hasta 2 ... 3 MHz con una tensión de alimentación de 3 ... 15 V. La corriente que consumen en modo dinámico no supera unos pocos miliamperios. KG está hecho en un chip DD1. El condensador de sintonización C4 establece la frecuencia de generación en 1 MHz con una precisión de no menos de 1 ... 2 Hz. Para obtener una señal ejemplar con una frecuencia de 100 Hz, los pulsos de la salida del KG se alimentan a la entrada C del contador binario DD4. El chip K561IE16 utilizado aquí es un contador binario de 14 bits. El factor de división requerido de 10000 se obtiene utilizando el nodo lógico 5I en los diodos VD3-VD7 y la resistencia R7. Cuando, durante el proceso de conteo, los niveles lógicos altos están presentes en todas las salidas del contador a las que están conectados los diodos, el nivel en su entrada R también será alto, lo que pondrá el contador en su estado cero inicial, entonces el proceso de conteo de pulsos continuará. repetirse El factor de división con la conexión de diodo que se muestra en el diagrama es igual a Kд = 16+256+512+1024+8192= 10000. VCO y FFD se encuentran en el chip DD2 KR1561GG1. Los valores extremos de la frecuencia del rango de sintonización de VCO están establecidos por las resistencias R1, R2, C1. La frecuencia está sintonizada por el voltaje en la entrada IG (pin 9 del microcircuito). El dato inicial para la selección de los elementos anteriores es el rango de frecuencia del sintetizador 1,449.1,8 MHz y la dispersión de los parámetros del VCO, que puede alcanzar hasta un 20% de instancia a instancia de microcircuitos. Por lo tanto, es necesario tener un margen de sintonía de al menos 0,36 MHz. Con cierto margen, supondremos que el VCO debe estar sintonizado en el rango de 1.2,2 MHz. El límite inferior de este rango (a tensión cero en la entrada IG) lo establece la resistencia R2, el límite superior (a una tensión de control igual a la tensión de alimentación) lo establece la resistencia total de las resistencias R1 y R2. La operación del VCO es habilitada por un nivel lógico bajo en la entrada INH (pin 5). El PFD tiene dos entradas IC e IS (pines 3 y 14) y una salida Q1 (pin 13). La señal de error de la salida Q1 a través del PIF R4R3C2 se alimenta a la entrada de control del VCO IG. El PIF es una parte muy crítica del bucle PLL. El cálculo de este filtro en general es bastante complicado y requiere conocimientos de la teoría del control automático [2]. Para la práctica de radioaficionados, se proporcionan características bastante satisfactorias mediante el cálculo utilizando las proporciones dadas en los materiales de referencia para el chip MC14046B, un análogo extranjero de KR1561GG1:
donde N es el factor de división de la frecuencia de operación en el bucle PLL; Fmax y fmin - frecuencias límite de la sintonía del VCO; 3000 Ohm - Impedancia de salida PFD. Desde la salida del VCO, la señal de frecuencia operativa se alimenta al FI y al divisor de frecuencia por 9. Este último se realiza en el chip DD5 K561IE14 y el elemento DD3.1 del chip K561LN2. El contador reversible de cuatro dígitos K561IE14 puede operar como binario (nivel alto en la entrada B) o como decimal (nivel bajo en la entrada B). La dirección del conteo se establece por el nivel en la entrada U: alto - aumento, bajo - disminución. Los pulsos de conteo se alimentan a la entrada C, y el estado del contador cambia de acuerdo con sus caídas ascendentes. El conteo está habilitado cuando la entrada PI es baja. La entrada S le permite escribir de forma asincrónica cualquier código de ocho bits desde las entradas D1-D8 para activar contadores. Dado que el contador de una entrada separada no tiene una configuración inicial, esta función la realiza la entrada S en niveles bajos en las entradas D1-D8 (en modo de conteo). La salida de acarreo baja cuando el número acumulado ha alcanzado el máximo en el modo de conteo progresivo (o el mínimo en el modo de conteo regresivo). En nuestro caso, el contador trabaja para aumentar en modo decimal. Cuando llega el décimo pulso, la señal de la salida de transferencia a través del inversor DD3.1 fuerza el contador a cero. Desde la salida 4 del contador, la señal va al DPKD - chip DD6 KA561IE15A. Tiene una entrada de pulsos de conteo C, cuatro entradas de control K1, K2, K3, L, dieciséis entradas 1-8000 para configurar el factor de división y una salida. El factor de división puede estar en el rango 3-21327, y hay varias formas de configurarlo. El sintetizador utiliza la forma más simple y conveniente: el coeficiente se establece mediante un código binario-decimal aplicado a las entradas 1-8000. En este caso, sin embargo, su valor máximo posible es 16659. Para usar este método, las entradas K1 y L deben configurarse en diferentes niveles lógicos (bajo y alto o alto y bajo), y la entrada K3 debe configurarse en bajo. La entrada K2 sirve para poner el contador en el estado inicial, que se produce en un nivel bajo en esta entrada durante tres períodos de pulsos de conteo. En un nivel alto, el contador funciona en el modo de divisor de frecuencia. Los niveles deseados en las entradas 1-8000 se establecen mediante el interruptor SA1 y SA2. Sus contactos, conectados a un cable común, corresponden a niveles bajos en las entradas correspondientes del microcircuito, y libres a niveles altos (son compatibles con resistencias R8-R15). El FI le permite establecer la duración de los pulsos de salida, que es óptima para la carga conectada al sintetizador, por ejemplo, el circuito de salida sin amplificadores intermedios (como en el transmisor, cuyo circuito se da en [3]) . FI se basa en inversores lógicos DD3.2-DD3.6, diodo VD2, resistencia de corte R6, transistores VT1-VT3. El seguidor de emisor en los transistores VT1 y VT2 reduce la duración de la carga y descarga de la capacitancia de la puerta del transistor de efecto de campo VT3, lo que aumenta la velocidad de encendido y apagado. La carga de la capacitancia de entrada de los elementos DD3.3-DD3.6 ocurre rápidamente a través de la baja resistencia dinámica del diodo VD2, y la descarga es relativamente lenta a través de la resistencia de sintonización R6. La duración de la descarga, y debido a esto, la duración del pulso generado depende de la resistencia de entrada de la resistencia R6. Sobre el diseño y ajuste del sintetizador El sintetizador está hecho en una placa de circuito impreso de un solo lado de 1,5 mm de espesor (Fig. 3).
Está hecho por transferencia térmica del patrón del conductor sobre la superficie de la lámina desde su impresión en una impresora láser. Los números de los orificios de montaje en la placa, destinados a los cables que van a los interruptores, coinciden con los números de cable del arnés en el diagrama. Es recomendable instalar pasadores de montaje en estos orificios, así como en los destinados a cables de alimentación y carga. El transistor VT3 y el regulador de voltaje DA1 están ubicados en un disipador de calor común (no olvide lubricar sus asientos con pasta conductora de calor KPT-8), hecho de lámina de aluminio de acuerdo con el dibujo que se muestra en la fig. 4. El transistor VT3 debe instalarse en el disipador de calor a través de una junta aislante. El brazo largo del disipador de calor se fija a la placa con una abrazadera de alambre.
Resistencias fijas - MLT o similar. Resistencia de ajuste R6 - SP3-38a. El condensador C2 (puede ser, por ejemplo, K73-24) debe ser con un dieléctrico orgánico. Condensador C4 - recortador KT4-24. Condensadores C1, C3, C7-C10: cualquier tamaño cerámico adecuado. Los capacitores de óxido también son adecuados en tamaño y voltaje nominal.
El chip KA561IE15A se puede reemplazar con el 564IE15, pero lamentablemente es más caro porque contiene oro. Es un microcircuito de este tipo el que está instalado en el sintetizador que se muestra en la fotografía de la Fig. 5. En lugar de K561LA7, K561LE5 funcionará sin cambiar el circuito y la placa. Transistores VT1, VT2: cualquier silicio de baja potencia de la estructura correspondiente. Interruptores SA1 y SA2 - P2G-3, respectivamente, 4P4N y 10P4N o cualquier otra galleta, adecuada para el número de posiciones y direcciones. Resonador de cuarzo - RG-06 o RK170. Montado con precisión a partir de buenos elementos conocidos, el sintetizador no requiere ajuste, solo es necesario configurar la frecuencia del oscilador de cuarzo con un condensador de ajuste C4 con una precisión de ± 2 Hz. Se controla en el pin 11 del chip DD1. La resistencia de sintonización R6 se utiliza para lograr la máxima señal portadora sin distorsión en el equivalente de la antena. PS En un transmisor con un amplificador de potencia, la placa del sintetizador debe estar bien blindada para evitar interferencias con el VCO, lo que puede provocar fallas en el funcionamiento del PLL. Literatura
Autores: E. Golomazov, M. Doutaliev, B. Kanaev
Contenido de alcohol de la cerveza caliente.
07.05.2024 Principal factor de riesgo para la adicción al juego
07.05.2024 El ruido del tráfico retrasa el crecimiento de los polluelos
06.05.2024
▪ La tela de cristal líquido cambia de forma cuando se calienta ▪ Estimulación cerebral eléctrica y creatividad. ▪ Primera pantalla 4K para smartphones
▪ sección del sitio Cálculos de radioaficionados. Selección de artículos ▪ artículo de Ryunosuke Akutagawa. Aforismos famosos ▪ artículo ¿Quién inventó el plástico? Respuesta detallada ▪ artículo Bayoneta inversa. Consejos turísticos ▪ artículo Ases en la parte superior. secreto de enfoque
Hogar | Biblioteca | Artículos | Mapa del sitio | Revisiones del sitio
www.diagrama.com.ua |
Ver otros artículos sección 
Últimas noticias de ciencia y tecnología, nueva electrónica:
Todos los idiomas de esta página