|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DE RADIOELECTRÓNICA E INGENIERÍA ELÉCTRICA Bus de control I2C. Enciclopedia de radioelectrónica e ingeniería eléctrica
Enciclopedia de radioelectrónica e ingeniería eléctrica. / Компьютеры I2C es una interfaz de dos hilos desarrollada por Philips. La especificación original de la interfaz tenía una velocidad de datos máxima de 100 Kbps. Sin embargo, con el tiempo, han aparecido estándares para modos de operación más rápidos.2C. A un neumático I2C, se pueden conectar dispositivos con diferentes tasas de acceso, ya que la tasa de datos está determinada por la señal del reloj. El protocolo de transferencia de datos está diseñado para garantizar una recepción fiable de los datos transmitidos. En la transferencia de datos, un dispositivo es el "Maestro", que inicia la transferencia de datos y genera las señales de sincronización. Otro dispositivo "Esclavo": inicia la transmisión solo con el comando del "Maestro". En los microcontroladores PIC16CXXX, el modo "Esclavo" del dispositivo se implementa en hardware en el módulo SSP. El modo "Maestro" está implementado en el software. Términos básicos utilizados al describir la operación del autobús I2C: Transmisor - un dispositivo que transmite datos en un bus Receptor - un dispositivo que recibe datos del bus "Maestro" - un dispositivo que inicia la transmisión y genera una señal de reloj "esclavo" - dispositivo accedido por "Master" Multi "maestro" - modo de autobús I2C con más de un "Maestro" Arbitraje - procedimiento para garantizar que solo un "Maestro" controle el bus sincronización - procedimiento para sincronizar la señal del reloj de dos o más dispositivos Las etapas de salida de los acondicionadores de reloj (SCL) y datos (SDA) se deben realizar en circuitos de colector abierto (drenaje) para combinar varias salidas y conectarse al plus de potencia a través de una resistencia externa para tener un nivel "1" en el bus cuando ningún dispositivo genera una señal "0". La carga capacitiva máxima está limitada a 400pF. Inicialización y finalización de la transferencia de datos Cuando no hay transferencia de datos en el bus, las señales SCL y SDA son altas debido a una resistencia externa. Las señales START y STOP son generadas por el "Maestro" para determinar el inicio y el final de la transferencia de datos, respectivamente. La señal START es generada por una transición de alto a bajo de la señal SDA mientras que la señal SCL es alta. La señal STOP se define como la transición SDA de bajo a alto cuando SCL es alto. Por lo tanto, al transmitir datos, la señal SDA solo puede cambiar cuando la señal SCL es baja.
Direccionamiento de dispositivos en el bus I2C Se utilizan dos formatos de dirección para direccionar dispositivos: Formato simple de 7 bits con bit de lectura/escritura R/W;
y formato de 10 bits: en el primer byte, se transmiten los dos bits más significativos de la dirección y el bit de escritura / lectura, en el segundo byte, se transmite la parte baja de la dirección.
Confirmación de aceptación Al transmitir datos, después de cada byte transmitido, el receptor debe acusar recibo del byte con una señal ACK. Si el "Slave" no acusa recibo de la dirección o del byte de datos, el "Master" debe abortar la transmisión emitiendo una señal de STOP. Al transmitir datos del "Esclavo" al "Maestro", el "Maestro" genera señales de reconocimiento para recibir datos ACK. Si el "Maestro" no acusa recibo de un byte, el "Esclavo" deja de transmitir datos, "liberando" la línea SDA. El "maestro" puede entonces generar una señal de PARADA. Para el retraso de la transferencia de datos, el "Esclavo" puede establecer un cero lógico, lo que indica que el "Maestro" debe esperar. Después de la "liberación" de la línea SCL, la transmisión de datos continúa.
Transferencia de datos de "Maestro" a "Esclavo"
Lectura de datos de "Esclavo"
Uso de la señal de reinicio para acceder a "Esclavo"
Modo multimaestro Protocolo de comunicación I2C le permite tener más de un "Maestro" en el bus. Las funciones de arbitraje y sincronización se utilizan para resolver conflictos en el bus durante la inicialización de la transferencia. Arbitraje El arbitraje se realiza en la línea SDA cuando la línea SCL es alta. Un dispositivo que eleva la línea SDA cuando otro envía baja pierde el derecho a tomar "Maestro" y debe pasar al modo "Esclavo". Un "maestro" que ha perdido la iniciativa en el bus puede generar pulsos de reloj hasta el final del byte en el que perdió sus propiedades de maestro.
sincronización El reloj en el bus ocurre después de que se haya realizado el arbitraje en la señal SCL. Cuando la señal SCL pasa de mayor a menor, todos los dispositivos interesados comienzan a contar la duración del nivel bajo. Luego, los dispositivos comienzan a hacer la transición de SCL de bajo a alto de acuerdo con la velocidad de datos requerida. Después de que el nivel pasa de bajo a alto, los dispositivos interesados cuentan la duración del nivel alto. El primer dispositivo en bajar la señal SCL determina los parámetros del reloj.
Publicación: cxem.net
Cuero artificial para emulación táctil.
15.04.2024 Arena para gatos Petgugu Global
15.04.2024 El atractivo de los hombres cariñosos.
14.04.2024
▪ El colgante protegerá de los delincuentes. ▪ Anillo inteligente para mujer Evie ▪ Unidades de estado sólido Toshiba HK3E2
▪ sección del sitio Fuentes de alimentación. Selección de artículos ▪ Artículo Protección de la piel. Conceptos básicos de una vida segura ▪ artículo ¿Cuál es la edad de una mujer llamada Balzac y por qué? Respuesta detallada ▪ artículo Actuaciones en caso de heladas severas. Consejos de viaje ▪ articulo Regulador de voltaje automotriz. Enciclopedia de radioelectrónica e ingeniería eléctrica. ▪ artículo Modelado de hélices. experimento fisico
Hogar | Biblioteca | Artículos | Mapa del sitio | Revisiones del sitio
www.diagrama.com.ua |
Ver otros artículos sección 
Últimas noticias de ciencia y tecnología, nueva electrónica:
Todos los idiomas de esta página