ENCICLOPEDIA DE RADIOELECTRÓNICA E INGENIERÍA ELÉCTRICA Divisor de frecuencia por 5000. Enciclopedia de radioelectrónica e ingeniería eléctrica. Enciclopedia de radioelectrónica e ingeniería eléctrica. / radiocomunicaciones civiles El uso de una escala digital en el transceptor permite no solo mejorar la comodidad del operador al leer la frecuencia, sino también de manera sencilla aumentar significativamente la estabilidad de la frecuencia VFO utilizando el sistema DAC. La balanza digital suele incluir un oscilador de cuarzo y un divisor de frecuencia, necesarios para obtener intervalos de tiempo precisos durante los cuales se cuentan los pulsos. En principio, este generador puede excluirse de la escala digital y simplificarse, aprovechando que el transceptor dispone de su propio oscilador local de cuarzo. En este caso, todas las señales de pulso se sincronizan automáticamente, ya que se utiliza un generador común. Además, cuantos menos generadores haya en el dispositivo, menos armónicos y frecuencias afectadas, y el diseño es más sencillo: hay un ahorro evidente en componentes de radio. Muchos transceptores (por ejemplo, UW3DI) utilizan un oscilador local con una frecuencia de 500 kHz. Si su señal se aplica a una balanza digital, luego de dividir primero su frecuencia por 5000, obtenemos pulsos con una frecuencia de repetición estable de 100 Hz, que en la mayoría de los casos son necesarios para formar un intervalo de tiempo de conteo.
Es fácil construir un divisor de frecuencia con dicho coeficiente en el contador binario K561IE16 según el circuito que se muestra en la Fig. 1. Utiliza muchos menos microcircuitos que los divisores comunes con el mismo coeficiente en los contadores de décadas. En el transistor VT1 se ensambla un amplificador de entrada-formador de pulso con una frecuencia de 500 kHz. El chip DD1 (un contador binario de 14 bits con transporte en serie) tiene dos entradas: configuración del estado inicial R y conteo C. Este último recibe pulsos del colector del transistor VT1. Se cuentan mediante flancos descendentes (cambios de un nivel lógico alto a uno bajo). Los disparadores del contador regresan a su estado cero original cuando se aplica una señal de nivel lógico alto a la entrada R. El nodo lógico AND en los elementos DD2.1, DD2.2 y DD3.1 debe tener tantas entradas como en la representación binaria del coeficiente de división. En nuestro caso 500010= 10011100010002, y las entradas del nodo lógico deben estar conectadas a las salidas 23 (8), 27 (128), 28(256), 29 (512) y 212 (4096). Tenga en cuenta que los exponentes corresponden al número ordinal del dígito (comenzando con el cero menos significativo) en la representación binaria del coeficiente de división. En este caso, la suma de los pesos de los dígitos utilizados es igual a 5000, el coeficiente de división especificado. Cuando el número acumulado por el contador alcanza este valor, el nivel en la salida del elemento DD3.1 y la entrada R del contador aumenta, el contador se reinicia y el ciclo de conteo comienza desde el principio. De manera similar, en el chip K561IE16 puede construir un divisor de frecuencia con un coeficiente de división arbitrario, hasta 214-1 (16383). Hay que tener en cuenta que su frecuencia máxima de funcionamiento a una tensión de alimentación de 9 V es de 4 MHz (en realidad un poco más). Cambia en proporción a este voltaje.
El microcircuito K561IE16 tiene salidas de todos los disparadores del contador, a excepción de dos con pesos 21 (2) y 22 (4). Si solo se requieren estas salidas para implementar el coeficiente de división requerido, se pueden organizar conectando otro contador binario de bits bajos en paralelo con el contador K561IE16 (DD1). Por ejemplo, como se muestra en la Fig. 2, uno de los contadores del chip K561IE10 (DD4.1). Al operar en sincronismo con el contador DD1, sus salidas tendrán un peso de 20 (1), 21 (2), 22(4) y 23(8). El condensador C2 sirve para restablecer inicialmente el medidor cuando se enciende. Los diodos VD2, VD3 y la resistencia R3 forman un nodo OR, que suma lógicamente en la entrada del contador R los pulsos de puesta a cero cuando se enciende la alimentación y provienen de la salida del elemento DD3.1. Tenga en cuenta que después de desconectar la alimentación, el tiempo de descarga del condensador C2 puede alcanzar varios minutos. Para reducirlo, si es necesario, recomendamos conectar una resistencia de 2 MΩ en paralelo con el condensador C1. Autor: Olga Leznaya Ver otros artículos sección radiocomunicaciones civiles. Lee y escribe útil comentarios sobre este artículo. Últimas noticias de ciencia y tecnología, nueva electrónica: Energía del espacio para Starship
08.05.2024 Nuevo método para crear baterías potentes
08.05.2024 Contenido de alcohol de la cerveza caliente.
07.05.2024
Otras noticias interesantes: ▪ Cuerpo humano para comunicación inalámbrica. ▪ Un nuevo dispositivo para aviones y helicópteros controlados por radio ▪ Capa de invisibilidad de cristal fotónico ▪ Microcontroladores RISC de 32 bits Feed de noticias de ciencia y tecnología, nueva electrónica
Materiales interesantes de la Biblioteca Técnica Libre: ▪ sección del sitio Apuntes de conferencias, hojas de trucos. Selección de artículos ▪ artículo Tierra de posibilidades ilimitadas. expresión popular ▪ ¿Cómo se convirtió Roma en el centro del poder? Respuesta detallada ▪ Artículo de Jaboticaba. Leyendas, cultivo, métodos de aplicación. ▪ artículo Sonda-generador. Enciclopedia de radioelectrónica e ingeniería eléctrica.
Deja tu comentario en este artículo: Todos los idiomas de esta página Hogar | Biblioteca | Artículos | Mapa del sitio | Revisiones del sitio www.diagrama.com.ua |