|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DE RADIOELECTRÓNICA E INGENIERÍA ELÉCTRICA Procesadores de video de la serie TDA88xx. Dato de referencia
Enciclopedia de radioelectrónica e ingeniería eléctrica. / Referencias Los primeros procesadores de vídeo de la serie TDA8362 para televisores de un solo chip, lanzados por Philips en 1991, utilizaban controles operativos analógicos. Se necesitaron chips adicionales para decodificar la señal SECAM y retrasar las señales de diferencia de color. Además, se necesitaba un circuito resonante externo para demodular la señal de radio y generar la señal del sistema APCG. Y, sin embargo, a pesar de tales imperfecciones, los microcircuitos de la serie TDA8362 se utilizaron ampliamente, ya que permitieron reducir significativamente el número total de accesorios. La mejora del procesador de vídeo de un solo chip tenía como objetivo mejorar sus parámetros y reducir aún más la cantidad de elementos externos. Ya en la siguiente serie (TDA837x), se introdujo un demodulador de señal de radio en los procesadores de video en forma de sistema PLL con un circuito externo incluido en el VCO y configurado para duplicar la imagen IF. En lugar de ajustes analógicos, utilizan control a través de un bus digital 12C. En 1997, los especialistas de la empresa desarrollaron una serie de procesadores de vídeo TDA88xx. En la UPCH se excluye el contorno externo. El VCO se sintoniza a la frecuencia requerida a través de un bus digital. Es posible demodular señales de radio con modulación tanto negativa como positiva. Los chips incluyen un demodulador de señal SECAM. Línea de retardo de señal de color, línea de retardo ajustable y filtro de muesca sintonizable en el canal de brillo, dispositivo de nitidez de borde de señal de brillo, dispositivo de equilibrio automático de corriente oscura, dispositivo de ajuste automático de equilibrio de blancos. También es posible recibir un ráster azul en ausencia de señal, desactivar automáticamente la exploración de líneas en caso de mal funcionamiento y la capacidad de ajustar la geometría del ráster a través de un bus digital. Se ha introducido la estabilización automática de volumen en el canal de audio, lo que garantiza el mismo nivel al recibir emisoras con diferentes velocidades de modulación. Es posible cambiar los tamaños de trama vertical y horizontalmente a través del bus digital, lo que permite observar imágenes de estándares 4:3 y 16:9 en tubos de imagen de diferentes formatos. Para los televisores NTSC, el color de la piel humana se ajusta automáticamente. La nueva serie de procesadores de video de un solo chip ofrece la posibilidad de producir una amplia gama de televisores basados en un chasis estándar, comenzando con un dispositivo relativamente simple en un cinescopio con un ángulo de desviación del haz de 90, sonido monofónico y dos sistemas de color. la señal recibida, y terminando con costosos receptores de televisión montados en cinescopios con una desviación de 110° y formato 16: 9. Recepción de programas según varios estándares de color y frecuencia de radio de televisión. En televisores destinados a su uso en Rusia, de toda la serie de procesadores de video TDA88xx, el chip TDA8842 (un televisor SECAM-PAL simple con un cinescopio de 90°) es adecuado. TDA8844 (annapai multiestándar con cinescopio de 110" y posibilidad de introducir circuitos que mejoran la calidad de la imagen en color: filtro de peine, optimizador de gradación de canales de luminancia, etc.) y TDA8854 con dos entradas adicionales de señales RG B externas, como así como una salida adicional de señal de vídeo compuesto, destinada, por ejemplo, a un bloque de imagen en imagen (PIP). Los chips TDA8842 y TDA8844 se producen en un paquete SDIP con 56 pines, y el chip TDA8854 se produce en un paquete QFP-64 (tiene 64 pines), diseñado para montaje en superficie. En la figura se muestra un diagrama de bloques simplificado del procesador de video TDA8844 con los circuitos externos que lo acompañan. 1.
La señal de radio IF proviene del selector de canal a través de un filtro SAW y la entrada simétrica del microcircuito (pines 48, 49) al canal de radio. En la figura 2 se muestra un diagrama de bloques detallado del canal de radio. 64. La señal de entrada se amplifica mediante un amplificador ajustable de tres etapas. El margen de ganancia es de 70 dB. La sensibilidad típica del canal de radio es de 20 μV. Se puede reducir en el bus digital (bit IFS) en XNUMX dB.
Después de la amplificación, la señal es demodulada por un detector síncrono, en el que se genera una señal de referencia de frecuencia duplicada en un PLL sin el uso de un bucle externo. La frecuencia inicial del VCO se controla dentro del chip mediante un bus digital (bits IFA, IFB, IFC). En este caso se utiliza para la calibración uno de los resonadores de cuarzo del decodificador de color. El ancho de banda de captura de PLL es ±1 MHz. La constante de tiempo del filtro de paso de banda PLL se cambia mediante el bit FFI. Durante la demodulación, la señal se multiplica por una señal de referencia. UPCHI está cubierto por un bucle del sistema AGC de tipo llave. Una unidad especial con un retardo ajustable genera el voltaje AGC para el selector de canal. El valor del retardo está determinado por los bits TOP0 - TOP5, lo que corresponde a una señal de entrada de 0,4...80 mV. El voltaje AGC se toma del transistor de colector abierto y se emite a través del pin 54. El microcircuito le permite procesar señales de radio con modulación tanto negativa como positiva (la conmutación se produce a través del bus digital con el bit MOD suministrado al demodulador y al detector AGC). Con modulación positiva, los pulsos clave del sistema AGC son pulsos generados en el procesador en intervalos de supresión de campo, cuya amplitud corresponde a un nivel de blanco del 100%. Estos pulsos también se utilizan en el dispositivo de balance de blancos automático. Las señales APCG y de identificación de estación (SOS) se convierten en palabras digitales (AFA, AFB - para APCG e IFI - para SOS) y se transmiten al procesador de control a través de un bus digital. La señal de video demodulada a todo color (PCTV) a través de la etapa del búfer divisor se emite a través del pin 6 del microcircuito. Un filtro de paso de banda PF externo (ver Fig. 1) selecciona una señal de frecuencia diferente, que se envía a través del pin 1 al canal de audio. PCTV, en el que la señal de audio es suprimida por un filtro de muesca externo REZH, pasa a través del pin 13 del microcircuito al interruptor de señal de video interno. En la figura se muestra una estructura más detallada de un interruptor con tres salidas. 3.
Además de la señal de salida del canal de radio, el conmutador puede recibir señales de vídeo externas adicionales (PDTV o señales Y y C para el modo S-VHS). El modo de funcionamiento del interruptor se selecciona a través del bus digital mediante bits INA. INB, INC. Al procesar señales de un canal de radio y fuentes externas, el bit INA es igual a 0. En este caso, la distribución de señales en las salidas corresponde a la tabla. 1.
Cuando se habilita la combinación INB=1, INC=0, se habilita el modo S-VHS. La señal Y de la entrada 11 pasa al canal de brillo y el componente de color C de la entrada 10 pasa al canal de color para los filtros de color. En el pin 38, el PTTV se forma sumando los componentes S-VHS. En el canal Y de PCTV. Después de pasar por la línea de retardo ajustable del LZY y el rechazador de señal de color, ingresa al afilador de bordes y al supresor de ruido. El retraso se ajusta en pasos de 40, no mediante bits YDO-YD3. Para aislar las señales de color en el canal de color, se utilizan filtros de paso de banda giratorios conectados en paralelo: banda ancha para señales PAL/NTSC y banda estrecha (NBF) para SECAM. Delante de los filtros de color se incluye un dispositivo AGC con límites de ajuste de +6 a -20 dB. Si el televisor funciona con una grabadora de vídeo S-VHS, el rechazador de color se apaga y, en su lugar, se agrega un retraso adicional constante de 160 ns. Luego, la señal de brillo pasa a través del afilador de bordes, que se puede ajustar a través del bus digital, y el supresor de ruido m sale por el pin 28. Desde la entrada del LZ ajustable, la señal de brillo dentro del microcircuito llega al altavoz de sincronización horizontal. Desde la tercera salida del interruptor, el PCTV seleccionado a través del pin 38 del microcircuito se suministra a un filtro de peine separador externo (por ejemplo, al microcircuito SAA4961). Las señales de salida de este filtro, como se muestra en la Fig. 1, están conectados al pin 11 (para el componente Y) y al pin 10 (para el componente de crominancia). En este modo, el bit INA es igual a 1. y el modo de conmutación está determinado por la tabla. 2. Además, el filtro de peine puede procesar PCTV tanto interno como externo.
Las señales de color procedentes de las salidas de los filtros de paso de banda se suministran dentro del chip a un decodificador de color, cuyo diagrama de bloques detallado se muestra en la Fig. 4. Utiliza demoduladores PAL/NTSC y SECAM separados. La subportadora de color de referencia para los demoduladores PAL/NTSC es generada por un PLL que se enciende mientras duran los destellos de color. Contiene un VCO. cuya frecuencia está establecida por uno de los dos resonadores de cuarzo externos conectados a los pines 34 y 35 del microcircuito, un filtro de paso bajo externo conectado al pin 36. un detector de fase PD que compara la fase de destello con la fase del componente ortogonal de la señal de salida VCO, así como un desfasador (PV), a través del cual se ajusta el tono de color en modo NTSC (controlado mediante un bus digital mediante bits HUEO - HUE5). La señal de error producida por el detector de fase es proporcional a la función Sin(2пΔft). donde Δf = freírн-fоcn.
La señal de muestra VCO con una fase de 0° (H0) afecta al demodulador de señal U. La señal de muestra ortogonal con una fase de 90° (H90) pasa al demodulador de señal V a través de un inversor de fase controlado por pulsos de frecuencia de media línea. Una señal de muestra con una fase de 0° (F^) dentro del microcircuito se utiliza para calibrar los filtros giratorios y el generador de impulsos horizontales, y también sale al exterior a través del pin 33 para controlar el filtro de peine. El demodulador SECAM está diseñado como un sistema PLL. El VCO que contiene está calibrado por la frecuencia (4,43 MHz) de un resonador de cuarzo conectado al pin 35. El voltaje de referencia se almacena mediante un condensador conectado al pin 16. La señal demodulada pasa a través de un CNC giratorio y un interruptor controlado por medio pulsos de frecuencia de línea, que distribuye los componentes RY y BY en dos canales por línea. Las señales RY y BY de las salidas paralelas de los demoduladores se envían a dos líneas de retardo del girador en tiempo de línea, que suprimen la distorsión de fase diferencial en el modo PAL y completan la información faltante en el modo SECAM. Las señales de las salidas de las líneas de retardo salen por los pines 29 y 30. Además, el bloque decodificador contiene un reconocedor automático del estándar de color recibido, que se controla mediante un bus digital, conmuta los circuitos internos de los demoduladores (señal PS) y produce pulsos de frecuencia de media línea H/2. Bits HA, XB. Al llegar al reconocedor indican qué resonadores de cuarzo están conectados a los pines 34 y 35. Las señales Y, U/(BY) y V/(RY) emitidas desde el microcircuito a través de los pines 28 - 30 pueden someterse a un procesamiento adicional (reduciendo la duración de las transiciones de color con el microcircuito TDA4565, optimizando las características Y con el microcircuito TDA9170 , o mejorar la respuesta transitoria del canal Y con el microcircuito TDA9178), o llegar al microcircuito sin procesar a través de los pines 27, 31, 32. El microcircuito TDA8842 no ofrece la posibilidad de procesamiento externo adicional de señales Y, U, V . Se introduce nuevamente en el microcircuito a través de los pines 31. 32 señales U/(BY). V/(RY) se somete (Fig. 5) a fijación del nivel de negro, corrección dinámica del color de la piel y ajuste de saturación. En una matriz separada, a partir de ellos se forma la señal GY, y Dee se envían a la matriz R, G, B, a la que también llega la señal de brillo, se introduce en el microcircuito a través del pin 27 y se pasa a través de un corrector de respuesta de amplitud en la región de brillos bajos. El corrector del color de la piel se activa mediante el bit DS. El bit DSA se utiliza para el control. Cuando es 0, el vector correspondiente al color de piel en el diagrama de colores tiene un ángulo de 117°. Con DSA. igual a 1. el ángulo aumenta a 123°. lo que le da el tono más frío a la imagen preferido por los usuarios americanos.
El microcircuito utiliza una matriz M conmutada a través de un bus digital, que tiene dos modos de funcionamiento: matriz PAL estándar (EBU) y matriz correspondiente a las características de los tubos de imagen japoneses. El control lo proporciona el bit MAT. Después de la matriz, se incluye un interruptor electrónico rápido, que permite ingresar señales de texto externas (R, G, B)1 (por ejemplo, señales de teletexto) en lugar de internas. El interruptor se controla mediante el pin 26 y el bus IX. Si el voltaje CC en el pin es inferior a 3 V y el bit IE1 es 0, se utilizan las señales internas R. G, V. Si el bit IE1 es 1, las señales externas R, G. V se pasan al Finalmente, cuando IE1 es 1, y el voltaje en el pin 26 es mayor que 4 V. El cinescopio recibe señales de indicación del procesador de control. Estas señales llegan a los pines 19-21. Después del cambio, las señales RG B pasan (Fig. 6) por controles de contraste y brillo controlados a través de un bus digital, así como por una cascada de corrección de color azul. Este último está habilitado por el bit BLS. Reduce las amplitudes de los componentes R y G en un 14% cuando la señal pico a pico supera el 80%. Esto aumenta el brillo de las áreas blancas de la imagen. El bit EBS aumenta aún más la corrección del azul (la señal R se reduce en un 20% y la señal G en un 8%).
El chip TDA8854 brinda la capacidad de procesar el segundo grupo de señales externas (R, G, B) 2 y controlar el bit IE2. Estas señales pasan primero a través de una matriz que las convierte en señales Y, U, V. Estas últimas llegan a un interruptor electrónico, cuyas salidas están conectadas a los pines 28 - 30 del microcircuito, y las señales internas Y, U, V de las salidas del canal de luminosidad y líneas se conectan a las segundas entradas retardadas por línea. La señal de control suministrada al pin 44 selecciona un grupo de señales para su posterior procesamiento. El chip TDA8844 no tiene dicho interruptor ni matriz, y las señales internas siempre llegan a los pines 28 - 30. En este caso se utiliza sólo el primer grupo de señales externas (R, G, B), que pasan a las segundas entradas del interruptor rápido conectado a la salida de la matriz R, G, B. El ajuste automático del balance de blancos se garantiza cambiando la ganancia del canal en dos puntos: en la región de corriente oscura (la corriente a través del pin 18 de retroalimentación es de aproximadamente 8 μA) y en blanco (la corriente a través del pin 18 aumenta a 20 μA). El ajuste se realiza alternativamente en campos adyacentes. En cada modo se utilizan tres pulsos de medición, que se generan en un dispositivo especial y se introducen en las señales R, G, B. Bits WPR. WPG y WPB (seis valores cada uno) ajustan el rango de señales en blanco. La corriente de fuga se mide en cada campo. Después de encender el televisor, el dispositivo de equilibrio automático se bloquea mientras el cinescopio se calienta (bit BCF). El pin 22 del microcircuito recibe señales para limitar las corrientes del haz y proteger el cinescopio (en caso de mal funcionamiento de las unidades de escaneo del marco). La limitación se produce en la corriente promedio y máxima ajustando el contraste y el brillo. La protección de marco bloquea las señales de salida R. G, B si se viola el modo de marco del microcircuito. Para hacer esto, los microcircuitos de la serie TDA835x, generalmente utilizados en el bloque, generan pulsos especiales en su pin 8, que se envían al pin 22 de los procesadores de video TDA884X. Después de fijar los niveles de negro y los controladores, las señales R. G, B salen del microcircuito a través de los pines 19-21 y, a través de amplificadores de video externos, llegan a los cátodos del cinescopio. El rango de señal en los cátodos del cinescopio está regulado por los bits CL0 - CL2 de 57 a 107 V. El PCTV desde la entrada de la señal de brillo LS ajustable (ver Fig. 3) en el bloque de conmutación y filtro pasa al selector de sincronización de línea (Fig. 7). El dispositivo que genera los pulsos de disparo horizontal contiene dos sistemas PLL. El primero de ellos está controlado por la señal de video recibida, el segundo por pulsos inversos de escaneo horizontal. La frecuencia VCO se calibra mediante la señal subportadora de color del decodificador Fsc. La calibración se produce en el intervalo de supresión del campo. El control de la sincronización de la señal de vídeo con la señal VCO se realiza mediante un detector de coincidencia que resalta el bit SL. La sensibilidad del detector se puede reducir en 5 dB, lo que elimina la recepción de señales débiles. La constante de tiempo del primer PLL es modificada por los bits FOA. ENGAÑAR. Estos bits son iguales a 0 cuando el dispositivo está funcionando desde el aire. Cuando se utiliza un televisor digital externo (por ejemplo, desde una videograbadora), FOA y FOB son iguales a 1.
El segundo sistema PLL estabiliza la posición de la imagen en la pantalla. La fase de la señal está controlada por los bits HSH (A0-A5). Existe un sistema de protección multienlace para el transistor de salida horizontal, que enciende el canal solo si se cumplen todas las condiciones necesarias para su normal funcionamiento. Los pulsos horizontales de activación salen del microcircuito a través del pin 40 (un transistor de colector abierto). En estado estable, la salida es de nivel 1 durante el 45% del período de barrido. El pin 41 recibe impulsos de retroalimentación horizontal. Las señales SSC de tres niveles se generan en el mismo pin. Para obtener pulsos de disparo verticales, se utiliza un divisor de frecuencia horizontal controlado. Un condensador externo genera una señal de diente de sierra en el pin 51 (Fig. 8). El chip TDA8844 está diseñado para utilizar una etapa de salida de escaneo vertical simétrica (por ejemplo, en el chip TDA8356), que está controlada por dos señales de diferentes polaridades tomadas de los pines 46 y 47 del procesador de video. Estas señales pasan a través de nodos preliminares para la corrección de la geometría ráster vertical. Los bits VA cambian la oscilación de la señal, los bits VSH desplazan la trama verticalmente, los bits SC proporcionan corrección S, los bits VX proporcionan el modo ZOOM y los bits VSC cambian la linealidad vertical (todos estos bits tienen seis valores).
Además, para una versión de TV con un tubo de imagen que tiene un ángulo de desviación de 110°, se genera una señal que proporciona una corrección de trama horizontal (la corrección Este-Oeste - 0W también tiene seis valores). Se retira del pin 45 del microcircuito y pasa a un modulador especial en la unidad de escaneo horizontal, donde ajusta la amplitud de la señal de escaneo dependiendo del desplazamiento vertical de los rayos. El pin 50 sirve para suministrar una señal para proteger el televisor de sobretensiones a través del segundo ánodo del cinescopio (bit XPR). Además, se elimina la influencia de las corrientes de rayos del cinescopio sobre el tamaño de la imagen. La señal de radio de diferencia de frecuencia después del filtro de paso de banda externo ingresa al canal de audio del microcircuito a través del pin 1 (Fig. 9). En él, la señal es procesada por un filtro de paso de banda interno (1... 10 MHz), que proporciona reducción de ruido, un limitador de amplitud y es demodulada por un detector de frecuencia con PLL. El ancho de banda de adquisición del sistema PLL es de 4.2...6,8 MHz, lo que garantiza el procesamiento de señales de todos los estándares. Después del filtro de paso bajo, la señal de audio pasa a través de un interruptor (mute), controlado mediante un bus digital (bit SM), y un corrector de frecuencia. El condensador corrector externo está conectado al pin 55, que está conectado al conector SCART. Con una desviación de 50 kHz. Se emite una señal de sonido con una amplitud de 500 mV.
A través de un atenuador ATI conmutado por bus digital, la señal de audio interna se envía a un interruptor, lo que permite la entrada de una señal externa. Luego se enciende el circuito de estabilización automática de volumen (ARVZ) y su regulador operativo, controlado mediante un bus digital. El ajuste se puede desactivar y luego una señal de audio con la amplitud constante indicada anteriormente llega a la salida (pin 15) con la misma desviación. Consideremos brevemente el sistema de control del microcircuito TDA8844 a través de un bus digital bidireccional de dos hilos 1gC. En mesa La Figura 3 muestra el contenido de los registros internos en los que se escribe información a través del bus. En total, el microcircuito contiene 27 registros llenos de información del procesador central y tres registros de estado, cuya información se lee en el procesador de control. En modo escritura, el chip tiene la dirección 10001010 (138 en notación decimal). En modo lectura, la dirección se incrementa en uno. Cada registro tiene una subdirección (en formato hexadecimal).
El registro 00 contiene los bits INA, INB, INC discutidos anteriormente. controlando el interruptor de señal de video, y los bits FOA, FOB, que cambian la constante de tiempo del sistema PLL en el canal de exploración horizontal. El bit BCO controla el dispositivo de balance de blancos automático. Cuando es igual a O, se introduce un retraso interno en el circuito ABB. Los bits XA, XB mencionados anteriormente proporcionan información sobre qué resonadores de cuarzo están conectados. Cuando ambos bits están en el nivel 0, se conectan cristales de 34 MHz a los pines 35 y 3,58. Cuando se combinan los bits 01, se conecta un resonador de 34 MHz al pin 3,58 y el pin 35 queda libre. Con la combinación 10, el resonador de 4,43 MHz se conecta únicamente al pin 35. Finalmente, el conjunto de bits 11 corresponde a conectar el resonador de 3,58 MHz al pin 34 y el resonador de 4,43 MHz al pin 35. Este último modo corresponde a un PAL/NTSC/SECAM televisión. En el registro 01, los bits FORF y FORS controlan la frecuencia de escaneo vertical: cuando se combinan los valores 00, la frecuencia se establece automáticamente en 60 Hz si el bucle PLL no está cerrado; en el caso de los niveles 01, la frecuencia será forzada a 60 Hz; con valores de 10, se configura automáticamente la frecuencia correspondiente a la señal recibida; finalmente, cuando los niveles son 11 y el bucle PLL no está cerrado, la frecuencia se establece en 50 Hz. El bit DL controla el entrelazado, que se activa si DL es 0. El bit STB garantiza que el dispositivo pase del modo de espera al modo operativo cuando STB es 1. El bit POC habilita (en el nivel 0) o deshabilita (en el nivel 1). ) sincronización de escaneo horizontal. Los bits CM0-CM2 determinan el modo del canal de color según la tabla. 4.
El registro 02 (Tabla 3) contiene el bit HBL, que controla el borrado de filas. Si es 0, la supresión se produce sólo durante el barrido inverso. Cuando la broca es 1, la amortiguación también se extiende tanto al inicio como al final del recorrido de avance. Esto le permite colocar un marco de 4:3 en una pantalla de tubo de imagen de 16:9. El bit AKB activa el dispositivo de balance de blancos automático cuando AKB es 0. Las palabras digitales HUEO-HUE5 proporcionan ajuste de tono de color NTSC dentro del rango de -40...+38.75°. En el registro 03, el bit VIM sirve como indicador del tipo de señal de video de entrada (interna o seleccionada por los bits INA, INB INC). El bit GAI establece la ganancia del canal de luminancia (alta cuando GAI es 1). Las palabras digitales restantes divididas DO-D5 en el registro 03 y los registros 04-14,16,17 se utilizan para ajustar los parámetros de trama, imagen y sonido de acuerdo con las explicaciones de la tabla. 3. El registro 08 también incluye el bit NCIN, que le permite ajustar el modo de funcionamiento del divisor de frecuencia de trama.' El bit STM cambia la sensibilidad del sistema de identificación de señales (SIS): cuando STM es 1, las señales de estaciones débiles no se reconocen. En el registro 09, al establecer el bit VID en 1, se elimina la influencia del sistema SOS en la constante de tiempo del sistema PLL en el escaneo horizontal. Cuando el bit LBM es 0, la supresión se adapta automáticamente al estándar de 50 o 60 Hz. Cuando el bit LBM se establece en 1, la supresión se fuerza al estándar de 50 Hz. En el registro OA, dependiendo del valor del bit NCO, cuando cambia el alto voltaje, solo se corrige el tamaño de la trama vertical o, además, cuando el NCO es igual a 1, cambia el valor de la señal EW. El bit EVG se utiliza para proteger el dispositivo cuando el escaneo vertical está desactivado. En este caso, solo cambia el bit de estado NDR o los canales R, G. V también se desactivan. El registro OB contiene el bit SBL, que permite (en el nivel 1) la supresión del servicio. En este caso, la mitad inferior del ráster está en blanco. El bit PRO proporciona protección contra sobretensión. Si es igual a 1, si hay una sobretensión (la tensión en el pin 50 supera los 3,9 V), se bloquea la exploración horizontal. El registro OE incluye el bit MAT. proporcionando conmutación de la matriz R, G, B. Cuando es igual a 1, se utiliza la matriz PAL, y cuando es 0, se obtiene la matriz NTSC (en la versión japonesa). En el registro, 10 bits RBL proporcionan supresión de las señales de salida R, G, B cuando RBL es igual a 1. El bit COR, cuando se establece en 1, activa el supresor de ruido en el corrector de claridad. El registro 11 contiene el bit IE1. Cuando es igual a 1, se garantiza el funcionamiento normal de los pulsos FB (blanco rápido) para señales externas (R, G, B)1. El bit IE2 activa el segundo grupo de entradas externas (R, G. B)2 (para el chip TDA8854). En el registro 12, cuando el valor del bit AFW cambia del nivel 0 al nivel 1, el ancho de banda de adquisición del sistema AFC se expande de CO a 275 kHz. Disminuir el valor del bit IFS mencionado anteriormente de 1 a 0 reduce la sensibilidad del amplificador en 20 dB. El registro 13 incluye el bit MOD mencionado anteriormente. Aumentar su valor a 1 pone el canal en modo de modulación positiva (para recibir el estándar L francés). Cuando el bit VSW aumenta a 1, se suprime la señal de vídeo procedente del canal de radio. Como resultado, se puede suministrar una señal de vídeo externa a la entrada 17. El registro 14 contiene el bit SM, que se utiliza para silenciar el sonido cuando el bit es 1. Cambiar el valor del bit FAV de 0 a 1 cambia el volumen de nominal a fijo con una atenuación de 0 dB. El registro 15 contiene los bits IFA mencionados anteriormente. IFB, IFC le permiten seleccionar el valor de frecuencia intermedia. Es igual a 38 MHz cuando los valores de bits son 011, respectivamente. El conjunto de bits 010 eleva la frecuencia intermedia a 38,9 MHz, que se utiliza en Europa occidental. En el registro 18, si el bit OSO es 1, el escaneo vertical se desactiva cuando se excede el tamaño de la trama vertical. El bit VSD, cuando se establece en 0, permite el escaneo vertical. El bit CB cambia la frecuencia central del canal de crominancia. Aumentar el bit a 1 lo aumenta 1,1 veces. Aumentar el bit BIS a 1 permite la corrección de azul para grandes oscilaciones de la señal de vídeo. Cuando el bit BKS es 1, se proporciona la corrección de la respuesta de amplitud en áreas oscuras de la imagen. Los bits CSO y CS1 conmutan la salida de PCTV2 en el chip TDA8854. Cuando el bit BB es igual a 1, se obtiene una trama azul cuando no hay señal. El registro 19 contiene el bit NUEVO. Si es igual a 1, el ayudante queda en blanco cuando recibe una señal PAL-plus. Bit BPS. igual a 1, conduce al bloqueo de las líneas de retardo en el bloque de crominancia. Cuando el bit ACL se establece en 1, se habilita la limitación de color. Cuando el bit CMB es 1, se puede conectar un filtro de peine al chip. PCTV se suministra a la entrada del filtro desde el pin 38, y las señales separadas de brillo y crominancia pasan a las entradas S-VHS (pines 11 y 10) del microcircuito. El bit AST controla el modo de encendido del televisor. En su nivel 0, la conmutación se produce automáticamente y en el nivel 1 está controlada por un microprocesador. Los bits CLO-CL2 se han comentado antes. En el registro 1A se mencionó anteriormente el ajuste mediante los bits YDO-YD3, DS y DSA. Aumentar el bit FFI mencionado a 1 reduce la constante de tiempo PLL en el PLL. El bit EBS proporciona una extensión adicional de la característica de amplitud de la señal "azul". El registro de estado 00 contiene el bit POY. Cuando es igual a 1, el televisor entra en modo de espera. El bit FS1 indica la sincronicidad de la exploración de cuadros: en el nivel 1, a una frecuencia de 60 Hz; en el nivel 0 - a una frecuencia de 50 Hz. Cuando el bit SL es 1, el primer bucle PLL horizontal se cierra. BhtXPPi es igual a 1 cuando el voltaje en el pin 50 del procesador de vídeo supera los 3,9 V, lo que indica la posibilidad de emisión de rayos X. Los bits CD0-CD2 proporcionan una indicación del estándar de color que se recibe. En el registro de estado 01 en el bit NDF. igual a 1, el escaneo vertical se desactiva. Cuando el bit IN1 es 0, los pulsos FB1 en el pin 26 están activos. Un poco de IFI. igual a 1. significa reconocimiento de la señal recibida. Trozos de AFA. AFB indica el modo de funcionamiento del sistema APCG, por lo tanto, el bit AFB. igual a 0, corresponde a un aumento de frecuencia, y su nivel de 1 significa una disminución de frecuencia. Los bits SXA, SXB señalan el encendido de resonadores de cuarzo según la tabla. 5.
En el registro de estado 02, si el bit BCF es 1, significa que el bucle ABB no está cerrado. El bit adicional N2 es igual a 1. El bit IVW indica los parámetros del divisor de trama. Un poco IVW. igual a 1. significa señal de video estándar de 525/625 líneas, el bit IVW igual a 0 lo indica. que no se detecte la señal de vídeo estándar. Los bits IDO-ID3 indican el tipo de chip utilizado según la tabla. 6.
Para encender el procesador de video TDA8844, debe realizar las siguientes operaciones:
Para que funcione la exploración de líneas, se deben cargar todos los bits de subdirecciones. Los registros que no se utilizan se cargan con un valor de 0. En la figura se muestra un diagrama de circuito simplificado del procesador de video TDA8844. 10. El dispositivo utiliza un selector de canal con síntesis de frecuencia SK1101 de la empresa finlandesa SALORA. El filtro tensioactivo ZQ5 proporciona procesamiento de señal de los estándares D/K y B/G. El LCTV demodulado del pin 6 del procesador de video DA1 va al seguidor de emisor en el transistor VT1. Los filtros de audio de paso de banda cerámicos ZQ1 y ZQ2 están conectados de acuerdo con el estándar de televisión adoptado. La señal de audiofrecuencia de diferencia seleccionada pasa al pin 1 del procesador de vídeo.
El circuito emisor del transistor VT1 también incluye filtros de sonido cerámicos con muesca ZQ3, ZQ4. A través del seguidor de emisor en el transistor VT2, la señal de video rechazada llega al pin 13 del chip DA1. El módulo está diseñado para procesar señales de sistemas SECAM, PAL y NTSC-4.43. Por tanto, se utilizó únicamente un resonador de cuarzo ZQ6 a 4,43 MHz, conectado al pin 35. La señal de audio demodulada del pin 15 se envía a la entrada del amplificador mono 34 en el chip DA3. Se puede suministrar una señal de audio externa al pin 2 del chip DA1. Se suministra un PCTV externo al pin 17 del procesador de video. Las señales demoduladas YU, V se envían al conector XII y pueden someterse a un procesamiento externo o devolverse al microcircuito a través de los puentes que se muestran en el diagrama. El PCTV demodulado va al conector X10, que se utiliza para conectar un filtro de peine. El diagrama muestra la conexión del microcircuito DA2 para el amplificador de salida de escaneo vertical. Por simplicidad, no se muestra la conexión entre el pin 8 de este microcircuito y el pin 22 del procesador de video (protección contra el apagado del escaneo de cuadros), así como el circuito para limitar las corrientes de los rayos del cinescopio. Las señales de trama de salida van al conector X8. Para controlar el procesador de video TDA8844, Philips lanza el procesador SAA5296 con una versión del programa CTV832S (o R con un menú en ruso). Autor: B.Khokhlov, Moscú
Cuero artificial para emulación táctil.
15.04.2024 Arena para gatos Petgugu Global
15.04.2024 El atractivo de los hombres cariñosos.
14.04.2024
▪ Ordenador para personas con discapacidad visual ▪ Módulos de memoria PNY XLR8 Gaming EPIC-X RGB DDR4 ▪ Cristal de diamante súper resistente para smartphones. ▪ Cámaras de caja negra confiables
▪ sección del sitio Medidores eléctricos. Selección de artículos ▪ Artículo Correspondencia de modelos y chasis DVD GRUNDIG. Directorio ▪ artículo Máquina de un taladro manual. taller casero ▪ artículo Consejos tecnológicos. Enciclopedia de radioelectrónica e ingeniería eléctrica.
Hogar | Biblioteca | Artículos | Mapa del sitio | Revisiones del sitio
www.diagrama.com.ua |
Ver otros artículos sección 
Últimas noticias de ciencia y tecnología, nueva electrónica:
Todos los idiomas de esta página