FPGA modernos de XILINX: serie VIRTEX. Dato de referencia

Enciclopedia de radioelectrónica e ingeniería eléctrica. / Aplicación de microcircuitos

 Comentarios sobre el artículo

En 2014, la empresa estadounidense Xilinx celebra su 30 aniversario. Ya en una etapa temprana de su existencia, en 1984, la compañía propuso un nuevo tipo de circuitos lógicos: cristales de matriz básicos reprogramables por el usuario (Field Programmable Gate Array, o FPGA). Los circuitos integrados le han brindado al diseñador electrónico los beneficios de los cristales de matriz básicos estándar al tiempo que permiten el diseño, la configuración, la depuración, la corrección de errores y la reconfiguración del circuito integrado en el lugar de trabajo. Como resultado, la flexibilidad del dispositivo ha mejorado y el tiempo de comercialización de los productos terminados se ha reducido significativamente. ¿Cuáles son los logros de Xilinx hasta la fecha?

introducción

Hoy, Xilinx lanza varias series de FPGA. Se dividen en FPGA (cristales de matriz básicos reprogramables por el usuario) y CPLD (dispositivos lógicos programables complejos) (dispositivos lógicos programables complejos). En cada serie, de una a varias familias, que contienen, a su vez, microcircuitos que difieren en capacidad, velocidad y tipo de paquete (ver figura). Las principales características de los FPGA de Xilinx (a principios de 2004):

• una cantidad significativa de recursos: más de 10 millones de puertas de sistema por chip;
• alto rendimiento: frecuencias del sistema superiores a 400 MHz;
• tecnología de fabricación prometedora: estándares topológicos de hasta 90 nm, metalización de nueve capas, incluido el cobre;
• arquitectura altamente flexible con muchas características del sistema: RAM interna distribuida y en bloques, lógica de transferencia rápida, búferes internos de tercer estado, etc.;
• posibilidad de inicialización y verificación vía JTAG;
• posibilidad de programación directamente en el sistema;
• una amplia gama de productos: desde microcircuitos económicos y relativamente simples para implementar proyectos lógicos a gran escala hasta microcircuitos muy complejos para crear herramientas de procesamiento de señales digitales de alta velocidad, modelado y creación de prototipos de nuevos tipos de procesadores, dispositivos informáticos, etc.;
• ciclo de diseño corto y tiempo de compilación reducido;
• herramientas de diseño económicas (incluidas las gratuitas).

Xilinx produce FPGA basados ​​en tres tipos de memoria:

• SRAM (tipo FPGA). En este caso, la configuración del circuito se almacena en la RAM interna, "sombra", y la inicialización se lleva a cabo desde una matriz de memoria externa. La secuencia de configuración (flujo de bits) se puede cargar en la FPGA directamente en el sistema y recargar un número ilimitado de veces. La inicialización de la FPGA se realiza automáticamente desde la ROM de arranque externa cuando una señal especial aplica o fuerza la tensión de alimentación. El proceso de inicialización dura entre 20 y 200 ms, durante los cuales los pines de la FPGA se encuentran en un estado de alta resistencia (subidos a una unidad lógica). Los FPGA de este tipo incluyen microcircuitos de la serie Virtex, Spartan;
• memoria flash. La configuración se almacena en la memoria flash interna no volátil y se puede sobrescribir en cualquier momento directamente desde una PC a través del puerto JTAG, eliminando la necesidad de un programador. A través de JTAG, también se proporcionan pruebas internas del circuito. Esta tecnología se utiliza para los CPLD de la familia XC9500;
• EEPROM. En tales FPGA, la configuración se almacena en una EEPROM interna no volátil, y en cualquier momento se puede sobrescribir directamente desde la PC. Los CPLD de la familia CoolRunner se fabrican con esta tecnología.

Durante la fase de depuración, la configuración se puede descargar desde una computadora usando tres tipos de cables: MultiPRO Desktop Tool, Parallel Cable IV y MultiLinx Cable. Todos los cables admiten la programación de chips CPLD sin puerto JTAG. Al elegir un cable, es necesario tener en cuenta sus propiedades, que se detallan a continuación:

Herramienta de escritorio MultiPRO se conecta a un puerto paralelo de PC, admite la programación/configuración en el sistema de todos los FPGA de Xilinx, así como la programación fuera de línea de los FPGA de la familia CoolRunner-ll y las PROM de las series XC18V00 y PlatformFlash. Al mismo tiempo, la presencia en un conjunto tanto del programador como del cable de descarga permitió reducir el costo de un conjunto de herramientas para depuración y programación;

Cable paralelo IV se conecta al puerto paralelo de la PC, admite arranque FPGA y programación CPLD, y lectura de configuración a través del puerto JTAG. La tensión de alimentación proviene de una fuente externa de 5 V. La entrega del cable incluye un adaptador diseñado para suministrar voltaje al cable desde el puerto PS/2 de la computadora;

Cable multilinx se conecta al puerto RS-232 de una PC o estación de trabajo, así como al puerto USB de una PC. La tensión de alimentación (5; 3,3; 2,5 V) se suministra desde la placa.

Arroz. 1. Xilinx FPGA

Xilinx ofrece un conjunto completo de software que le permite implementar un proyecto basado en los FPGA lanzados. El software incluye entrada de texto y esquemas, síntesis VHDL/Verilog, simulación funcional, trazador de troqueles, simulación posterior al trazado y más. Además, Xilinx desarrolla módulos especializados, los llamados núcleos lógicos, que se pueden utilizar como elementos de biblioteca al diseñar dispositivos basados ​​en FPGA.

Breve clasificación de los microcircuitos XILINX modernos

Hasta la fecha, los siguientes FPGA de Xilinx son los más prometedores:

• FPGA serie Virtex;
• FPGA de la serie Spartan, a excepción de los chips de las familias Spartan (tensión de alimentación 5 V) y Spartan-XL (3,3 V);
• Serie CPLD XC9500;
• CPLD de la serie CoolRunner-ll.

No se recomienda el uso de otras series de FPGA de Xilinx que se están produciendo actualmente en nuevos desarrollos. Por lo tanto, no los consideraremos.

Serie VIRTEX

La serie FPGA incluye cuatro familias: Virtex, Virtex-E, Virtex-ll y Virtex-ll Pro. Lanzada a fines de 1998, la serie Virtex amplió los FPGA tradicionales de tipo FPGA con un poderoso conjunto de funciones para resolver los desafíos de diseño de sistemas de alto rendimiento. Los chips FPGA de la serie se caracterizan por una arquitectura flexible, que consta de una matriz de bloques lógicos configurables (Bloques lógicos configurables - CLB), rodeados de bloques de E / S programables (Bloques de entrada-salida - SE). Lógica de sobremarcha dedicada para aritmética de alta velocidad, soporte de multiplicador dedicado, cadenas en cascada para funciones de entrada alta, múltiples registros/latches habilitados para reloj con reinicio y ajuste síncrono/asíncrono, velocidad de equilibrio de buses de tres estados internos y densidad de empaquetamiento lógico.

El sistema jerárquico de elementos de memoria de los microcircuitos en serie incluye: memoria distribuida basada en tablas de búsqueda de cuatro entradas (4-LUT - Tabla de búsqueda), configurada como RAM de 16 bits o registro de desplazamiento de 16 bits; memoria de bloque incorporada (cada bloque está configurado como RAM síncrona de doble puerto) e interfaces para módulos de memoria externos. Los FPGA de la serie admiten la mayoría de los estándares de E/S (tecnología SelectIO™) y los FPGA de familias posteriores admiten estándares de transmisión de señales diferenciales: LVDS (señalización diferencial de bajo voltaje), BLVDS (Bus LVDS), LVPECL (emisor positivo de bajo voltaje). lógica acoplada). Se proporcionan circuitos de control de temporización incorporados de alta velocidad. El diseño se lleva a cabo utilizando el paquete de software ISE (Integrated Software Environment) que se ejecuta en una PC o estación de trabajo: ISE BaseX, ISE Foundation, ISE Alliance. Los chips de la serie Virtex se producen con normas topológicas de 0,22-0,15 micras y metalización multicapa. Todos los microcircuitos de la serie se prueban al 100% en fábrica.

Echemos un vistazo más de cerca a las principales familias de microcircuitos incluidos en la serie Virtex.

familia virtex - la cuarta generación de chips FPGA tras el lanzamiento en 1984 de la primera FPGA de este tipo. Por primera vez, los microcircuitos FPGA de la familia permitieron implementar no solo funciones lógicas ordinarias, sino también operaciones que aún realizan productos especializados separados. Con la llegada de la familia Virtex, los FPGA han pasado de la categoría de circuitos lógicos de interconexión a la categoría de dispositivos programables que sirven como centro de los sistemas digitales.

Las principales características de la familia de FPGAs Virtex son: alto rendimiento (hasta 200 MHz), gran capacidad lógica (50 mil-1 millón de puertas del sistema), tensión de alimentación del núcleo de 2,5 V, compatibilidad con el bus PCI de 66 MHz, soporte para el función "hot swap" para Compact PCI (Tabla 1). Los chips de la familia admiten 16 estándares de E/S de alto rendimiento, incluidos LVTTL, LVCMOS2, PCI33, PCI66, GTL/GTL+, SSTL, HSTL, AGP y CTT, así como conexión directa a dispositivos KZBTRAM. Los circuitos de control de reloj incorporados incluyen cuatro módulos DLL-Delay-Locked Loop incorporados y cuatro redes de distribución de reloj de área amplia con tiempos de borde bajos más 24 redes de reloj local. Cada bloque de memoria integrada está configurado como RAM síncrona de 4 Kb de puerto dual (capacidad total máxima de 128 Kb).

Tabla 1. Parámetros de microcircuitos de la familia Virtex

Los microcircuitos de la familia se fabrican según la tecnología CMOS de 0,22 micras con metalización de cinco capas.

Familia Virtex-E, lanzado ya en septiembre de 1999, es comparable en sus características y propiedades a los ASIC especializados. Los chips de la familia FPGA están diseñados para el intercambio de datos y sistemas de procesamiento de señales digitales. En comparación con los microcircuitos de la primera familia, se caracterizan por un mayor rendimiento (frecuencia del sistema de hasta 320 MHz) y una mayor capacidad lógica (más de 2 millones de puertas del sistema, Tabla 2). Al igual que la familia anterior, la tecnología SelectIO™ brinda soporte para múltiples estándares de E/S, incluidos, por primera vez, estándares de transmisión diferencial: LVDS, BLVDS, LVPECL. Los chips de la familia admiten PCI de 32/64 bits y 33/66 MHz. La tensión de alimentación del núcleo es de 1,8 V. El sistema de memoria jerárquico de tres niveles tiene la misma estructura que en la familia anterior. Pero la capacidad máxima de la memoria de bloque aumenta 8,75 veces, hasta 1120 kbit. También hay interfaces rápidas para RAM externa de alto rendimiento, como ZBTSRAM de 200 MHz y DDR SDRAM de 200 Mbps.
La aparición de la familia de chips Virtex-E fue posible gracias a la transición de la tecnología CMOS de 0,22 micras con metalización de cinco capas a procesos de 0,18 micras y metalización de seis capas.

Así, en los microcircuitos de esta familia, en comparación con Virtex, se incrementan:

• capacidad lógica equivalente (tres veces);
• número de estándares de E/S admitidos (de 17 a 20);
• el número máximo de contactos de entrada-salida del usuario (por 1,5 veces, de 512 a 804);
• rendimiento de las unidades de E/S (1,5 veces - de 200 a 320 MHz);
• el número de módulos de ajuste de retardo incorporados - módulos DLL (dos veces - de cuatro a ocho);
• número de bloques de E/S de usuario (hasta 560).

Tabla 2. Parámetros de chips de la familia Virtex-E

Muchos sistemas de imágenes y redes de alto rendimiento requieren grandes cantidades de RAM. En respuesta, Xilinx lanzó una versión de memoria más grande de la familia Virtex-E a principios de 2000, la Virtex-EM (XCV504E y XCV812E).

Tabla 3. Parámetros de chips con mayor capacidad de memoria de bloques de la familia Virtex-EM

Estos microcircuitos son una plataforma eficiente y confiable para construir sistemas de conmutación con una tasa de transmisión de 160 Gbit/s (Tabla 3). El alto rendimiento se logró aumentando el tamaño de la memoria de bloque de dos puertos a 1 Mbit y utilizando dos capas (superior y distribución de señal de reloj) en la metalización de seis capas, fabricada con tecnología de cobre.

Familia Virtex II implementa una nueva ideología para la formación de plataformas FPGA, que permite que las FPGA se conviertan en el componente principal de un dispositivo digital. En un chip de la familia Virtex-ll, puede crear un sistema digital complejo con una capacidad lógica de hasta 8 millones de puertas de sistema. Al mismo tiempo, en comparación con un circuito integrado hecho a medida de la misma funcionalidad, el tiempo de desarrollo se reduce significativamente. La familia Virtex-ll incluye 11 microcircuitos que difieren en capacidad lógica (Tabla 4).

Tabla 4. Principales parámetros de la FPGA de la familia Virtex-ll

La familia es adecuada para el diseño de una amplia clase de sistemas de alto rendimiento de baja y alta integración, como dispositivos de comunicación de datos y dispositivos de procesamiento de señales digitales. Los chips de la familia Virtex-ll implementan soluciones completas en el campo de las telecomunicaciones, sistemas de redes, comunicaciones inalámbricas, procesamiento de señales digitales mediante interfaces con PCI, LVDS y DDR. Un ejemplo de este tipo de soluciones es la implementación de los procesadores PowerPC 405 y MicroBlaze. La tecnología CMOS utilizada para la producción de microcircuitos con normas topológicas de 0,12-0,15 micras y ocho capas de metalización permite implementar proyectos con alta velocidad y bajo consumo de energía.

La capacidad lógica de los microcircuitos de la familia Virtex-ll es de 40 mil a 8 millones de puertas de sistema en un chip, la frecuencia del reloj interno supera los 400 MHz, la tasa de intercambio de datos es de más de 840 Mbps por pin de entrada y salida. La cantidad de memoria distribuida alcanza los 1,5 Mbit, la memoria integrada, implementada en bloques de RAM de doble puerto con una capacidad de 18 kbit cada uno, es de 3 Mbit. Se proporcionan interfaces para módulos de memoria externa como DDR-SDRAM, QDR™-SRAM y Sigma RAM.

La familia de microcircuitos contiene bloques multiplicadores de 18x18 bits, hasta 93184 registros/latches con habilitación de reloj y reset y set síncrono/asíncrono, y 93184 generadores de funciones (4-LUT). El control de temporización lo proporcionan hasta 12 módulos de control de temporización (DCM) y 16 multiplexores de reloj global. Proporciona ajuste fino de los bordes del reloj, multiplicación de frecuencia, división de frecuencia, cambio de fase de alta resolución y protección EMI.

La tecnología Active Interconnect utilizada permite obtener una estructura de enrutamiento segmentado de cuarta generación con retardos predecibles que no dependen del factor de fanout de salida.

Hasta 1108 bloques de E/S programables por el usuario, 19 estándares de E/S unipolares y seis diferenciales admiten la mayoría de los estándares de señales digitales. Los registros de entrada y salida de doble velocidad de datos incorporados proporcionan señalización LVDS a 840 Mbps. Capacidad de corriente programable - 2-24 mA por salida.

La impedancia de cada bloque de E/S es programable. Los chips Virtex-ll son compatibles con los buses PCI-133/66/33 MHz. Hay cinco modos de carga de configuración. El cifrado de la secuencia de configuración se lleva a cabo de acuerdo con el estándar TRIPLE DES, soporte de configuración, de acuerdo con el estándar IEEE 1532. Es posible una reconfiguración parcial. El voltaje de suministro del núcleo de cristal es de 1,5 V, los bloques de E / S son de 1,5 a 3,3 V, según el estándar de señal programado.

Los chips se fabrican con tecnología CMOS con estándares de diseño de 0,15 µm (la longitud del canal de los transistores de alta velocidad es de 0,12 µm) y ocho capas de metalización.

Familia Virtex-ll Pro está diseñado para crear sistemas basados ​​en núcleos IP inteligentes y módulos parametrizables personalizados. Los microcircuitos de la familia están optimizados para la implementación de soluciones completas en el campo de las telecomunicaciones, comunicaciones inalámbricas, networking, video y procesamiento digital de señales. Por primera vez, la arquitectura del chip cuenta con transceptores multibit RocketIO y núcleos de procesador PowerPC. Están fabricados con tecnología CMOS con una norma topológica de 0,13 micras y una metalización de cobre de nueve capas, lo que permitió reducir el tamaño del cristal y el consumo de energía en comparación con los chips de la serie anterior.

Tabla 5. Principales parámetros de la FPGA de la familia Virtex-ll Pro

La arquitectura de las matrices Virtex-ll y Virtex-ll Pro es la misma. La mayoría de las características técnicas también coinciden (Tabla 5). Las diferencias entre los chips de las dos familias son las siguientes:

• valor límite inferior de la tensión de alimentación periférica: 2,5 V frente a 3,3 V para la serie Virtex-ll;
• mayor rendimiento de Virtex-ll Pro;
• Distintas secuencias de pinout y configuración, aunque los diseños realizados en los chips de la serie Virtex-ll se pueden transferir a los chips Virtex-ll Pro;

La serie Virtex-ll Pro es la primera familia de FPGA de FPGA que cuenta con transceptores RocketIO integrados y núcleos de procesador PPC405.

RocketIO es un transceptor serie dúplex completo (SERDES) que admite conexiones de 2 a 24 canales con anchos de banda de 622 Mbps a 3,125 Gbps. Tasa de transferencia de datos bidireccional -120 GB/s. En cada canal, es posible un circuito de retroalimentación interno. El transceptor tiene funciones como generación y recuperación de reloj (CDR) integradas, ecualización de frecuencia mediante inserción/eliminación de caracteres, delimitación de coma programable, interfaz interna de 8, 16 o 32 bits, codificador de 8/10 bits, y decodificador. RocketIO es compatible con Fibre Channel, Gigabit Ethernet, protocolos de transmisión de interfaz de unidad de conexión (XAUI) de 10 Gb y transceptores de banda ancha. Las terminaciones internas del receptor/transmisor configurables por el usuario son de 50/75 ohmios. Se proporcionan cinco niveles de voltaje diferencial de salida, se pueden seleccionar cuatro niveles de énfasis previo. Tensión de alimentación del transceptor 2,5 V.

La unidad de procesador PowerPC es un núcleo integrado con una frecuencia de reloj de hasta 400 MHz con una arquitectura Harvard, una ruta de transmisión de datos de tubería de cinco etapas y multiplicación/división de hardware. El bloque también contiene treinta y dos registros de uso general de 32 bits, cachés de datos e instrucciones bidireccionales asociativas con una capacidad de 16 Kb cada una, un bloque de administración de memoria, búferes de búsqueda de traducción (TLB) de 64 entradas, un especial integrado interfaz de memoria Los tamaños de página pueden variar de 1K a 16 Mbps. Hay un temporizador incorporado. La unidad de procesador es compatible con la arquitectura de bus IBM CoreConnect, las operaciones de depuración y rastreo. Su consumo de energía es bajo: 0,9 mW/MHz.

La FPGA de la serie Virtex, basada en tecnología industrial avanzada, con alto rendimiento y rentabilidad, es uno de los principales tipos de circuitos lógicos programables utilizados por desarrolladores de todo el mundo. Y desde su lanzamiento en marzo de 2002, Xilinx ha enviado más de 100 XNUMX núcleos PowerPC basados ​​en chips Virtex-ll Pro FPGA.

Autor: M. Kuzelin; Publicación: cxem.net

Ver otros artículos sección Aplicación de microcircuitos.

Lee y escribe útil comentarios sobre este artículo.

<< Volver

Últimas noticias de ciencia y tecnología, nueva electrónica:

Cuero artificial para emulación táctil. 15.04.2024

En un mundo tecnológico moderno donde la distancia se está volviendo cada vez más común, mantener la conexión y la sensación de cercanía es importante. Los recientes avances en piel artificial realizados por científicos alemanes de la Universidad del Sarre representan una nueva era en las interacciones virtuales. Investigadores alemanes de la Universidad del Sarre han desarrollado películas ultrafinas que pueden transmitir la sensación del tacto a distancia. Esta tecnología de punta brinda nuevas oportunidades de comunicación virtual, especialmente para quienes se encuentran lejos de sus seres queridos. Las películas ultrafinas desarrolladas por los investigadores, de sólo 50 micrómetros de espesor, pueden integrarse en textiles y usarse como una segunda piel. Estas películas actúan como sensores que reconocen señales táctiles de mamá o papá, y como actuadores que transmiten estos movimientos al bebé. El toque de los padres sobre la tela activa sensores que reaccionan a la presión y deforman la película ultrafina. Este ... >>

Arena para gatos Petgugu Global 15.04.2024

Cuidar a las mascotas a menudo puede ser un desafío, especialmente cuando se trata de mantener limpia la casa. Se ha presentado una nueva e interesante solución de la startup Petgugu Global, que facilitará la vida a los dueños de gatos y les ayudará a mantener su hogar perfectamente limpio y ordenado. La startup Petgugu Global ha presentado un inodoro para gatos único que puede eliminar las heces automáticamente, manteniendo su hogar limpio y fresco. Este innovador dispositivo está equipado con varios sensores inteligentes que monitorean la actividad del baño de su mascota y se activan para limpiar automáticamente después de su uso. El dispositivo se conecta al sistema de alcantarillado y garantiza una eliminación eficiente de los residuos sin necesidad de intervención del propietario. Además, el inodoro tiene una gran capacidad de almacenamiento, lo que lo hace ideal para hogares con varios gatos. El arenero para gatos Petgugu está diseñado para usarse con arena soluble en agua y ofrece una gama de arena adicional ... >>

El atractivo de los hombres cariñosos. 14.04.2024

El estereotipo de que las mujeres prefieren a los "chicos malos" está muy extendido desde hace mucho tiempo. Sin embargo, una investigación reciente realizada por científicos británicos de la Universidad de Monash ofrece una nueva perspectiva sobre este tema. Observaron cómo respondieron las mujeres a la responsabilidad emocional y la voluntad de los hombres de ayudar a los demás. Los hallazgos del estudio podrían cambiar nuestra comprensión de lo que hace que los hombres sean atractivos para las mujeres. Un estudio realizado por científicos de la Universidad de Monash arroja nuevos hallazgos sobre el atractivo de los hombres para las mujeres. En el experimento, a las mujeres se les mostraron fotografías de hombres con breves historias sobre su comportamiento en diversas situaciones, incluida su reacción ante un encuentro con un vagabundo. Algunos de los hombres ignoraron al vagabundo, mientras que otros lo ayudaron, como comprarle comida. Un estudio encontró que los hombres que mostraban empatía y amabilidad eran más atractivos para las mujeres en comparación con los hombres que mostraban empatía y amabilidad. ... >>

Noticias aleatorias del Archivo La retina artificial ayudará a los ciegos 01.09.2012 Se ha creado una retina artificial que puede restaurar la visión normal incluso a personas completamente ciegas. Investigadores del Weill Cornell Medical College han descifrado la red neuronal de la retina del ratón. Gracias a esto, fue posible crear un ojo artificial, que permitió devolver la vista a ratones ciegos. Además, el código de la retina de los monos ya ha sido "hackeado" de manera similar, y es casi idéntico al humano. Los autores del descubrimiento esperan poder desarrollar y probar rápidamente un dispositivo que las personas ciegas puedan usar para restaurar completamente la visión. Este avance le dará a los ciegos la oportunidad de restaurar por completo la visión normal, y no solo ver los contornos de los objetos y los puntos de luz, aunque esto ya es suficiente para orientarse en el espacio. La decodificación del código fue exitosa y el nuevo dispositivo le permitirá ver las características faciales individuales. Actualmente, los animales de experimentación pueden rastrear fácilmente imágenes en movimiento con él. En el futuro, los científicos esperan crear un pequeño dispositivo portátil en forma de aro o anteojos. Este dispositivo recolectará luz y, con la ayuda de chips de computadora, la convertirá en un código electrónico que el cerebro humano transforma en una imagen. La tecnología de convertir señales de luz en señales electrónicas ha sido dominada por la humanidad durante mucho tiempo, por lo que no se esperan problemas con esto. La ceguera es a menudo el resultado de enfermedades de la retina, pero incluso si se pierden todos los fotorreceptores, por regla general, la vía de salida nerviosa de la retina permanece intacta. Las prótesis modernas ya utilizan este hecho: se implantan electrodos en el ojo de un paciente ciego, estimulando las células nerviosas ganglionares. Sin embargo, esta tecnología solo brinda una imagen borrosa, en la que solo se pueden ver los contornos de los objetos. Otros grupos de investigación están probando el uso de proteínas fotosensibles como una forma alternativa de estimular las células. Estas proteínas se introducen en la retina mediante terapia génica. Una vez en el ojo, pueden estimular muchas células ganglionares a la vez. Hasta el momento, esta tecnología ha sido probada con éxito en cuanto a seguridad para la salud. En cualquier caso, para formar una imagen clara, es necesario conocer el código de la retina, un conjunto de ecuaciones que utiliza la naturaleza para convertir la luz en impulsos eléctricos que el cerebro comprende. Los científicos ya han intentado encontrarlo para objetos simples, como, por ejemplo, formas geométricas. La neuróloga Dra. Sheila Nirenberg sugirió que el código debería ser genérico y funcionar tanto con figuras como con paisajes o rostros humanos. Mientras trabajaba en el código, Nirenberg, dijo, tuvo una epifanía: se dio cuenta de que podría usarse para prótesis. Como resultado, se preparó un experimento simple, durante el cual un miniproyector, controlado por un código decodificado, envió pulsos de luz a proteínas sensibles a la luz insertadas en células ganglionares de ratones mediante manipulación genética. El control cuidadoso de una serie de experimentos mostró que la eficiencia, es decir, la calidad de la visión, incluso en una prótesis ensamblada a toda prisa en el laboratorio, coincide prácticamente con la de una retina sana normal de ratón. Un nuevo enfoque para el tratamiento de la discapacidad visual da esperanza a los 25 millones de personas en todo el mundo que padecen ceguera retiniana. La terapia con medicamentos ayuda solo a algunos de ellos, y una prótesis perfecta será extremadamente útil.

Otras noticias interesantes:

▪ Girar las ruedas de los vehículos eléctricos en 90 grados

▪ Los vapores contienen metales tóxicos.

▪ Transmisión de electricidad del espacio a la Tierra

▪ Bombilla de luz inteligente Bombilla LED Cree conectada

▪ La anticipación de las vacaciones afecta el sentido del tiempo.

Feed de noticias de ciencia y tecnología, nueva electrónica

Materiales interesantes de la Biblioteca Técnica Libre:

▪ sección del sitio Herramientas y mecanismos para la agricultura. Selección de artículos

▪ Los fuertes siempre culpan a los débiles. expresión popular

▪ artículo ¿Qué isla pertenece alternativamente a Francia y España? Respuesta detallada

▪ artículo La composición funcional de los televisores Beko. Directorio

▪ artículo Tecnología de células solares fotovoltaicas. Enciclopedia de radioelectrónica e ingeniería eléctrica.

▪ Artículo Partido e hilo invisible. Secreto de enfoque

Deja tu comentario en este artículo:

Todos los idiomas de esta página

Arabic	Hebrew	Polish
Bengali	Hindi	Portuguese
Chinese	Italian	Spanish
English	Japanese	Turkish
French	Korean	Ukrainian
German	Malay	Vietnamese

Hogar | Biblioteca | Artículos | Mapa del sitio | Revisiones del sitio

www.diagrama.com.ua
2000 - 2024