|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCICLOPEDIA DE RADIOELECTRÓNICA E INGENIERÍA ELÉCTRICA Fundamentos de la teoría de los sintetizadores de frecuencia. Enciclopedia de radioelectrónica e ingeniería eléctrica.
Enciclopedia de radioelectrónica e ingeniería eléctrica. / Sintetizadores de frecuencia introducción Un sistema de bucle de bloqueo de fase (PLL) es un nodo original ampliamente utilizado, que algunas empresas producen como un circuito integrado independiente. El PLL contiene un detector de fase, un amplificador y un oscilador controlado por voltaje (VCO) y es una combinación de tecnología analógica y digital. Veremos brevemente las aplicaciones de los PLL para la decodificación de tonos, la demodulación de AM y FM, la multiplicación de frecuencias, la síntesis de frecuencias, el reloj de señales en condiciones ruidosas (como la grabación magnética) y la recuperación de señales. Existe un sesgo anti-PLL tradicional que se debe en parte a la dificultad de implementar un PLL en componentes discretos y en parte a la creencia de que un PLL no puede funcionar de manera suficientemente confiable. Sin embargo, la llegada actual de una gran cantidad de dispositivos PLL económicos y fáciles de usar le permite eliminar rápidamente el primer obstáculo para su uso generalizado. Cuando se diseña correctamente y se usa hasta sus límites, un PLL es un elemento de circuito tan confiable como un amplificador operacional o un flip-flop.
El circuito PLL clásico se muestra en la Fig.1. El detector de fase compara las frecuencias de las dos señales de entrada y genera una señal de salida que es una medida de su desajuste de fase (si, por ejemplo, difieren en frecuencia, se generará una salida de frecuencia de diferencia periódica). Si las frecuencias fin y fgoon no son iguales entre sí, entonces la señal de error de fase, después del filtrado y la amplificación, afectará al VCO, acercando la frecuencia fgoon a fin. En modo normal, el VCO rápidamente "bloquea" la aleta de frecuencia, manteniendo un cambio de fase constante con respecto a la señal de entrada. Dado que, después del filtrado, la salida del detector de fase es un voltaje de CC y la señal de control del VCO es una medida de la frecuencia de entrada, está claro que el PLL se puede usar para la detección de FM y la decodificación de tonos (en teléfonos digitales). línea de transmisión). La salida del VCO genera una señal con una aleta de frecuencia; al mismo tiempo, es una copia "limpia" de la aleta de señal, que a su vez puede verse afectada por interferencias. Dado que la señal periódica de salida del VCO puede tener cualquier forma (triangular, sinusoidal, etc.), esto hace posible formar, por ejemplo, una señal sinusoidal, sincronizada con la secuencia de pulsos de entrada. A menudo, los circuitos PLL utilizan un contador de módulo n conectado entre la salida del VCO y el detector de fase. Con este contador se obtiene una frecuencia múltiplo de la frecuencia de referencia de entrada del fax. Esto es conveniente para generar pulsos de reloj que son un múltiplo de la frecuencia de la red en convertidores integradores (de dos etapas o con equilibrio de carga) para suprimir la interferencia de la red. Sobre la base de tales esquemas, también se construyen sintetizadores de frecuencia. Componentes del dispositivo PLL Detector de fase. Actualmente existen dos tipos principales de detectores de fase, a veces denominados tipo 1 y tipo 2. El detector de tipo 1 funciona con señales de onda cuadrada analógicas o digitales, mientras que el detector de tipo 2 funciona con conmutación digital (flancos). Los representantes de tipo 1 son IC565 (lineal) y 4044 (TTL), tipo 2-4046 (CMOS). El detector de fase de tipo 1 (digital) más simple es la puerta XOR, cuyo circuito se muestra en la Fig. 2. La misma figura muestra la dependencia del voltaje de salida del detector (después del filtrado de paso bajo) de la diferencia de fase para señales rectangulares de entrada con un ciclo de trabajo del 50%. El detector de fase tipo 1 (lineal) tiene características de fase similares, aunque se basa en un multiplicador de "cuatro cuadrados", también conocido como "mezclador balanceado". Los detectores de fase de este tipo son muy lineales y se utilizan para la detección síncrona.
Los detectores de fase tipo 2 son sensibles solo a la posición relativa de los bordes de la señal de entrada y la señal en la salida del VCO, como se muestra en la Figura 3. Dependiendo de si el borde de la señal de salida del VCO aparece antes o después del borde de la señal de referencia, la salida del comparador de fase generará pulsos de adelanto o atraso, respectivamente.
La duración de estos pulsos, como se muestra en la figura, es igual al intervalo de tiempo entre los flancos de las señales correspondientes. Durante la acción de los pulsos de adelanto o atraso, el circuito de salida drena o da corriente respectivamente, y el voltaje promedio obtenido en la salida depende de la diferencia de fase, como se muestra en la Fig.4. La operación de este circuito es completamente independiente del ciclo de trabajo de las señales de entrada (en contraste con el circuito comparador de fase tipo 1 discutido anteriormente). Otra ventaja es que no hay salida cuando las señales de entrada están sincronizadas. Esto significa que no hay "ondulación" en la salida, lo que provoca una modulación de fase periódica en los detectores de fase tipo 1.
Aquí están las características comparativas de los dos tipos principales de detectores de fase: Tabla 1
Hay otra diferencia entre estos dos tipos de detectores de fase. La salida de un detector de tipo 1 siempre requiere un filtrado posterior en el lazo de control (consulte a continuación para obtener más información al respecto). Por lo tanto, en un detector PLL tipo 1, el filtro de bucle actúa como un filtro de paso bajo, suavizando las señales lógicas de amplitud completa. En este caso, siempre están presentes pulsaciones residuales, cuyo resultado son oscilaciones de fase periódicas. En los circuitos en los que se utiliza el PLL para la multiplicación o síntesis de frecuencia, esto da como resultado una "modulación de fase lateral" de la señal de salida. Un detector de tipo 2, por el contrario, genera pulsos de salida solo cuando hay un desajuste de fase entre la señal de referencia y la señal del VCO. Si no hay discrepancia, la salida del detector se comporta como un circuito abierto y el capacitor del filtro de bucle actúa como un dispositivo de almacenamiento, almacenando el voltaje al cual el VCO mantiene la frecuencia requerida. Si la frecuencia de la señal de referencia cambia, el detector de fase generará una serie de pulsos cortos que cargarán (o descargarán) el capacitor al nuevo voltaje necesario para que el VCO vuelva a estar sincronizado. Generadores controlados por voltaje. Un componente importante de los sistemas de bucle de bloqueo de fase es el oscilador, cuya frecuencia se puede controlar desde la salida del detector de fase. Algunos circuitos integrados PLL incluyen un VCO, como el elemento de línea 565 y un elemento CMOS 4046. También hay circuitos integrados VCO separados, como el 4024 (además del detector de fase TTL 4044 mencionado anteriormente), o varios elementos TTL de la serie 74xx ( por ejemplo, 74S124 y 74LS324-327). Otra clase interesante de VCO son los osciladores con salida sinusoidal (8038, 2206, etc.). Generan una onda sinusoidal pura con señales de entrada distorsionadas. La Tabla 2 proporciona un resumen de los diferentes VCO. Tabla 2
Tenga en cuenta que la frecuencia del VCO no está sujeta a las limitaciones de los circuitos lógicos. Por ejemplo, puede usar un generador de radiofrecuencia con un varactor (diodo de capacitancia variable) (Fig. 5).
Sin detenernos en esto en detalle, observamos que incluso se puede usar un generador de microondas (GHz) basado en un klystron reflectante, que se sintoniza cambiando el voltaje a través del reflector. Naturalmente, un dispositivo PLL con osciladores de este tipo debe contener un detector de fase de RF. Los sistemas PLL no requieren que el VCO sea demasiado lineal en frecuencia versus voltaje. Sin embargo, con una no linealidad significativa, el coeficiente de transmisión cambiará con la frecuencia y deberá proporcionarse un mayor margen de estabilidad. Diseño PLL Cerrar el circuito de control. A la salida del detector de fase se genera una señal de error, asociada a la presencia de una diferencia de fase entre la señal de entrada y la de referencia. El voltaje de entrada del VCO controla su frecuencia. Puede parecer que para crear un lazo de control cerrado, basta con cubrirlo con un circuito de realimentación con cierta ganancia, como se hace en los circuitos con amplificadores operacionales. Aquí, sin embargo, hay una diferencia significativa. En los circuitos convencionales, la cantidad controlada por la retroalimentación es la misma, o al menos proporcional a la cantidad que se mide para generar la señal de error. Entonces, por ejemplo, en un amplificador, el voltaje de salida se mide y el voltaje de entrada se ajusta en consecuencia. La integración tiene lugar en el sistema PLL. Medimos la fase y actuamos sobre la frecuencia, y la fase es la integral de la frecuencia. Esto da como resultado un cambio de fase de 90° en el lazo de control. Dado que el integrador introducido en la ruta de retroalimentación del bucle introduce un retraso de fase adicional de 90°, la autoexcitación puede ocurrir en frecuencias en las que la ganancia general del bucle es la unidad. La solución más simple es excluir del circuito todos los demás elementos que dan un retraso de fase al menos en frecuencias donde la ganancia general del bucle es cercana a la unidad. Después de todo, los amplificadores operacionales están desfasados 90° en casi todo su rango de frecuencias y aun así funcionan bien. Este es el primer enfoque para resolver el problema, cuyo resultado es el llamado "contorno de primer orden". Es similar al diagrama de bloques PLL anterior, pero sin el filtro de paso bajo. Aunque estos sistemas de primer orden se utilizan en muchos casos, no tienen las propiedades de "volante" necesarias, es decir, suavizan el ruido o las fluctuaciones en la señal de entrada. Además, dado que la salida del detector de fase controla directamente el VCO, no se puede mantener una relación de fase constante entre la señal de salida del VCO y la señal de referencia en el bucle de primer orden. El bucle de segundo orden para evitar la inestabilidad contiene un filtro de paso bajo adicional en el bucle de realimentación. Debido a esto, ocurre una propiedad de suavizado, el rango de captura se estrecha y el tiempo de captura aumenta. Además, como se verá a continuación, un lazo de segundo orden con detector de fase tipo 2 proporciona sincronización con diferencia de fase cero entre la señal de referencia y la salida del VCO. Los bucles de segundo orden se utilizan en casi todas partes, porque en la mayoría de las aplicaciones el sistema PLL debe proporcionar pequeñas fluctuaciones en la fase de la señal de salida, así como tener algunas propiedades de memoria o "volante". Los circuitos de segundo orden permiten una alta ganancia a bajas frecuencias, lo que brinda una mayor estabilidad (similar a los amplificadores de retroalimentación). Ahora veamos un ejemplo del uso de PLL. Multiplicador de frecuencia. ejemplo de desarrollo. Los sistemas PLL se utilizan a menudo para generar señales cuya frecuencia es un múltiplo de la frecuencia de entrada. En los sintetizadores de frecuencia, la frecuencia de salida se obtiene multiplicando un número entero n por la frecuencia de una señal de referencia de baja frecuencia estabilizada (por ejemplo, 1 Hz). El número n se establece en forma digital y el generador de números sintonizable se puede controlar desde una computadora. En casos más prosaicos, puede encontrar el uso de un dispositivo PLL para generar una frecuencia de reloj sincronizada con alguna frecuencia de referencia ya disponible en este dispositivo. Suponga, por ejemplo, que un ADC de dos etapas necesita una señal de reloj de 61,440 kHz. A esta frecuencia se obtienen 7,5 medidas por segundo; la primera etapa tendrá una duración de 4096 ciclos de reloj (recordemos que en los ADC de dos etapas la duración de esta etapa es constante), y la duración máxima de la segunda etapa será de 4096 ciclos. Un rasgo característico del circuito PLL es que la señal de reloj con una frecuencia de 61,440 kHz se puede sincronizar con la frecuencia de la red de 60 Hz (61,440 = 60x1024), lo que le permite suprimir completamente la interferencia de la red en la entrada del convertidor. Consideremos primero el circuito PLL estándar (Fig. 6), que contiene un contador adicional: un divisor de frecuencia por n, conectado entre la salida del VCO y el detector de fase.
El diagrama muestra los coeficientes de transferencia de cada elemento funcional del circuito, lo que nos ayudará en el cálculo de la estabilidad. Notamos especialmente que el detector de fase convierte la fase en voltaje, y el VCO, a su vez, convierte el voltaje en la derivada de la fase con respecto al tiempo, es decir, en frecuencia. Así, se puede considerar que si consideramos la fase como variable de entrada, entonces el VCO actúa como integrador. Un voltaje de entrada de error fijo provoca un error de fase que aumenta linealmente en la salida del VCO. El filtro de paso bajo y el divisor de frecuencia por n tienen ganancias menores que uno. Estabilidad y cambios de fase La figura 7 muestra los diagramas de Bode que nos permiten evaluar la estabilidad del PLL de segundo orden.
El VCO opera como un integrador con una constante de tiempo de 1/f y un desfase de 90° (es decir, la constante de tiempo es proporcional a 1/jw y el capacitor es cargado por la fuente de corriente). Para crear un margen de fase (la diferencia entre 180 ° y un cambio de fase a una frecuencia en la que la ganancia total del circuito es igual a 1), se conecta una resistencia en serie con el condensador en el filtro de paso bajo, evitando la ruptura de la estabilidad en algunas frecuencias (introduciendo "cero" de las funciones de transferencia). La combinación del VCO y las características del filtro da el diagrama de Bode para la ganancia de bucle general que se muestra en la figura. Siempre que la pendiente sea de 6 dB/octava (en la región de ganancia unitaria), el bucle será estable. Esto se logra utilizando un filtro de paso bajo de adelanto-retraso y con la elección correcta de sus características (así como en los circuitos de compensación de fase de adelanto-retraso de los amplificadores operacionales). En la siguiente sección, mostraremos cómo se hace esto. Cálculo del coeficiente de transferencia La Figura 8 muestra el circuito PLL para un sintetizador de frecuencia de 61 Hz. El detector de fase y el VCO son parte de un PLL basado en un CMOS IC tipo 440.
En este circuito se utiliza una versión del detector de fase que opera en los frentes, aunque el IC 4046 tiene ambas opciones. La salida del circuito está formada por un par de transistores CMOS pulsados que proporcionan señales pulsadas de niveles Ucc o 0 V. De hecho, se trata de una salida de tres estados considerada anteriormente, ya que, salvo los momentos de los pulsos de error de fase, está en un estado alto resistencia de salida. Las frecuencias VCO máximas y mínimas, establecidas por los niveles de voltaje de control de 0 V y Ucc, están determinadas por la elección de las resistencias R1 y R2 y el capacitor C1 de acuerdo con los datos nominales. A partir de los datos técnicos del elemento 4046, se puede determinar un inconveniente importante del circuito: alta sensibilidad a la estabilidad de los voltajes de suministro. La elección de los elementos restantes del contorno se realiza de acuerdo con los procedimientos estándar para el PLL. Una vez que se selecciona el rango de VCO, todo lo que queda es diseñar el filtro de paso bajo, que es una parte muy crítica del sistema. Comencemos por calcular la ganancia de todo el lazo de control. La Tabla 3 muestra las fórmulas de cálculo para los componentes individuales (según la Fig. 6). Tabla 3. Cálculo de la ganancia de PLL Los cálculos deben hacerse con cuidado, sin confundir la frecuencia f y la frecuencia circular w o hertz con kilohertz. Hasta ahora no hemos determinado únicamente el coeficiente Kj. Puede determinarse escribiendo una expresión para la ganancia total del bucle, pero primero recuerde que el VCO es un integrador y escriba:
Por lo tanto, la ganancia total es
Ahora elijamos la frecuencia en la que la ganancia se vuelve igual a la unidad. La idea es que la frecuencia de transmisión única se elija lo suficientemente alta para que el bucle pueda rastrear adecuadamente los cambios en la frecuencia de entrada, pero también lo suficientemente baja para suavizar el ruido y los picos en la señal de entrada. Por ejemplo, un sistema PLL diseñado para demodular señales FM de entrada o para decodificar una secuencia de tonos de alta velocidad debe ser rápido (para señales FM, el ancho de banda del bucle debe coincidir con la señal de entrada, es decir, igual a la frecuencia máxima de modulación, y para la decodificación de tonos, el ciclo constante de tiempo debe ser menor que la duración del tono). Por otro lado, dado que este sistema está diseñado para rastrear ciertos valores de una frecuencia de entrada estable o que cambia lentamente, debe tener una tasa de transmisión única baja. Esto reducirá el "ruido" de fase en la salida y proporcionará insensibilidad al ruido y fallas en la entrada. Incluso las interrupciones breves de la señal de entrada serán apenas perceptibles, ya que el capacitor del filtro almacenará el voltaje, lo que hará que el VCO continúe produciendo la frecuencia de salida deseada. Teniendo en cuenta lo dicho, elegimos la frecuencia de una sola transmisión f2 igual a 2 Hz, o 12,6 rad/s. Esto está muy por debajo de la frecuencia de referencia, y es poco probable que las desviaciones de frecuencia de la red puedan exceder este valor (recuerde que la energía eléctrica es producida por grandes generadores con una gran inercia mecánica). El punto de ruptura de la característica del filtro de paso bajo (su "cero") se elige, por regla general, a una frecuencia inferior a f2 3-5 veces, lo que proporciona suficiente margen de fase. Recuerde que el cambio de fase de un circuito RC simple varía de 0 a 90° en el rango de frecuencia de 0,1 a 10 relativo a la frecuencia de -3 dB ("polos"), en la que el cambio es de 45°. Entonces, elijamos la frecuencia cero igual a 0,5 Hz, o 3,1 rad/s (Fig. 9). El punto de ruptura f1 determina la constante de tiempo R4C2: R4C2=1/2pf1. Aceptemos preliminarmente: C2=1 uF y R4=330 kOhm. Ahora solo queda elegir el valor de la resistencia R3 a partir de la condición de que el coeficiente de transmisión a la frecuencia f sea igual a la unidad2. Habiendo hecho esta operación, encontramos que R3 \u4,3d XNUMX MΩ.
ejercicio. Verifique que con los componentes del filtro seleccionados, la ganancia en f2=2,0 Hz es de hecho 1,0. A veces, los valores obtenidos de los parámetros del filtro son inconvenientes y debe volver a calcularlos o cambiar ligeramente la frecuencia de ganancia unitaria. Estos valores son aceptables para un CMOS PLL (la resistencia típica de entrada de VCO es de 1012 Ohm), y para un PLL en transistores bipolares (tipo 4044, por ejemplo), es posible que deba igualar la resistencia con un amplificador operacional. Para simplificar el diseño del filtro en este ejemplo, se utilizó un detector de fase conmutado por flanco Tipo 2. Esta solución puede no ser la mejor en la práctica debido al alto nivel de interferencia de la red. Mediante una selección cuidadosa del circuito de entrada analógica (por ejemplo, se puede usar un disparador Schmitt), se puede lograr un buen rendimiento del circuito. De lo contrario, se recomienda utilizar el detector de fase XOR tipo 1. Método de prueba y error Hay gente para la que el arte de diseñar circuitos electrónicos es ir cambiando los parámetros del filtro hasta que el circuito funcione. Si el lector es uno de ellos, entonces debería cambiar su enfoque sobre este tema. Probablemente debido a tales desarrolladores, los sistemas PLL tienen mala reputación, y es por eso que hemos dado un cálculo detallado. Sin embargo, intentemos ayudar a los desarrolladores que utilizan el método de prueba y error: R3C2 determina el tiempo de suavizado del contorno y la relación R4 / R3: amortiguación, es decir, la ausencia de sobrecarga durante el salto de frecuencia. Recomendamos comenzar con R4=0,2R3. Generación de reloj para terminales de video Un generador de alta frecuencia sincronizado con una frecuencia de red de 60 Hz se puede utilizar con éxito para generar señales de reloj en equipos terminales de computadora alfanuméricos. La velocidad de salida estándar de información en pantallas de video es de 30 cuadros por 1 s. Dado que la interferencia de la red casi siempre está presente, incluso si es pequeña, la imagen comienza a experimentar un "desplazamiento" lento. Esto sucede si no hay una sincronización exacta entre la frecuencia de la red y el canal vertical de la pantalla. Una buena manera de solucionar este problema es utilizar un PLL. En este caso, se debe usar un VCO de alta frecuencia (con una frecuencia de alrededor de 15 MHz, un múltiplo de 60 Hz), y las señales obtenidas al dividir esta secuencia principal de reloj de alta frecuencia se deben usar para formar secuencialmente los puntos de cada carácter. , longitud de línea y número de líneas en el cuadro. Captura y seguimiento de PLL Obviamente, el PLL permanecerá en sincronismo siempre que la señal de entrada no caiga fuera del rango permitido de las señales de retroalimentación. Una cuestión interesante es la entrada inicial del sistema en sincronismo. El desajuste de frecuencia inicial produce una señal de frecuencia de diferencia periódica en la salida del detector de fase. La ondulación disminuirá después del filtrado y aparecerá una señal de error constante. Proceso de captura. La respuesta a la pregunta no es tan simple. Los sistemas de control de primer orden estarán siempre en sincronismo, ya que no hay atenuación de la señal de error a baja frecuencia. Los bucles de segundo orden pueden estar tanto sincronizados como desincronizados, según el tipo de detector de fase y el ancho de banda del filtro de paso bajo. Además, el detector de fase XOR tipo 1 tiene un ancho de banda de adquisición limitado que depende de la constante de tiempo del filtro. Esta circunstancia se puede aprovechar si es necesario construir un sistema PLL que deba realizar la sincronización solo en un determinado rango de frecuencia. El proceso de bloqueo es el siguiente: cuando la señal de error de fase hace que la frecuencia del VCO converja a la frecuencia de referencia, la forma de onda del error cambia más lentamente y viceversa. Dado que esta señal es asimétrica, se producen cambios más lentos en la parte del ciclo en la que fgun se aproxima a fop. Como resultado, un voltaje de CC promedio distinto de cero pone el PLL en modo de bloqueo. El voltaje de entrada del VCO cambia durante el proceso de captura, como se muestra en la Figura 10. Observe el último pico (sobreimpulso) en el gráfico; la razón de esto es muy interesante. Incluso si la frecuencia del VCO alcanza el valor requerido (como lo indica el nivel de voltaje en la entrada del VCO), esto no significa que el sistema necesariamente haya entrado en bloqueo, ya que puede resultar que no haya un modo común. Esto puede hacer que la curva se sobrepase. Obviamente, el proceso de captura en cada caso ocurrirá de manera diferente.
Tira de captura y seguimiento Si se utiliza un detector de fase XOR de tipo 1, el ancho de banda de adquisición está limitado por la constante de tiempo del filtro de paso bajo. Esto tiene cierto sentido, ya que si hay una gran diferencia inicial en la frecuencia, la señal de desajuste será atenuada tanto por el filtro que la captura nunca podrá ocurrir. Obviamente, aumentar la constante de tiempo del filtro de paso bajo estrecha la banda de captura, lo que equivale a disminuir la ganancia del bucle. Resulta que no existen tales restricciones en un detector de fase que opera a lo largo de los frentes. El ancho de banda de seguimiento para ambos tipos de circuitos depende del rango de voltaje de control del VCO. Algunos ejemplos del uso de sistemas PLL Ya hemos mencionado el uso de PLL en sintetizadores de frecuencia y multiplicadores de frecuencia. En cuanto a esto último, la conveniencia de usar el PLL, como se puede ver en el ejemplo considerado, es tan obvia que no debe haber dudas sobre el uso del PLL. Los multiplicadores simples (es decir, relojes de alta frecuencia para sistemas digitales) ni siquiera tienen problemas con la fluctuación de fase de referencia, y los sistemas de primer orden se pueden usar bastante bien. Veamos algunas aplicaciones del PLL que son interesantes desde el punto de vista de una variedad de áreas de uso. Detección de señal FM Con la modulación de frecuencia, la información se codifica cambiando la frecuencia de la señal portadora en proporción al cambio en la señal de información. Existen dos métodos para recuperar información modulada: usando detectores de fase o PLL. El término "detección" aquí se refiere a un método de demodulación. En el caso más simple, el PLL se sincroniza con la señal entrante. El voltaje que se aplica al VCO y controla su frecuencia es proporcional a la frecuencia de entrada y por lo tanto es la señal demodulada requerida (Figura 11). En tal sistema, el ancho de banda del filtro debe elegirse lo suficientemente amplio como para permitir el paso de la señal modulada. En otras palabras, el tiempo de respuesta de PLL debe ser corto en comparación con el rango de la señal reconstruida. El PLL no debe recibir una señal que se transmite a través de un canal de comunicación; aquí puede usar la "frecuencia intermedia", que se obtiene en el mezclador del receptor al convertir la frecuencia. Este método de detección de FM requiere un VCO altamente lineal para evitar la distorsión en las frecuencias de audio.
El segundo método de detección de FM usa solo el detector de fase y no el PLL. El principio se ilustra en la Figura 12. La señal de entrada original y la misma señal desfasada se aplican al detector de fase, en cuya salida aparece un cierto voltaje.
El circuito de cambio de fase cambia el cambio de fase linealmente con la frecuencia (generalmente se hace con circuitos LC resonantes). Por lo tanto, la señal de salida del demodulador depende linealmente de la frecuencia de salida. Esta técnica se llama "detección de FM en cuadratura doble balanceada". Se utiliza en muchos circuitos integrados para implementar la ruta del detector/amplificador de frecuencia intermedia (por ejemplo, el tipo CA3089). Detección de señal AM Consideremos métodos que proporcionen proporcionalidad entre la señal de salida y el valor instantáneo de la señal de amplitud y alta frecuencia. Por lo general, se usa el alisado para esto (Fig. 13).
La Figura 14 ilustra el método original utilizando el PLL" ("método de detección homodino"). El sistema PLL genera pulsos rectangulares de la misma frecuencia que la frecuencia de la portadora modulada. Después de multiplicar la señal de entrada por la señal de salida del PLL, se obtiene un se obtiene una especie de rectificación de onda completa, luego solo queda eliminar el resto de la frecuencia portadora con un filtro de paso bajo para obtener una envolvente modulada. Si se usa un detector de fase XOR, entonces la señal de salida está 90 ° fuera de fase con respecto a la señal de referencia, por lo que entre el PLL y el multiplicador se debe incluir circuito desfasador con un desfase de 90°.
Sincronización de reloj y recuperación de señal. En los sistemas de transmisión de señales digitales, la información se transmite en forma de serie a través de un canal de comunicación. Esta información puede ser de naturaleza digital o ser el equivalente digital de la información analógica, como es el caso de la modulación de código de pulso (PCM).Una situación similar se presenta cuando se decodifica información digital de una cinta o disco magnético.En ambos casos, la interferencia o los cambios ocurre la frecuencia de los pulsos (por ejemplo, debido al tirón de la cinta) y se requiere obtener una señal de reloj sin distorsiones de la misma frecuencia que la frecuencia de la información entrante. Se recomiendan los sistemas PLL en esta aplicación, ya que un filtro de paso bajo, para ejemplo, solo ayudaría a eliminar el ruido y la captación, pero no podría rastrear cambios lentos en la velocidad de la cinta. Literatura:
Autores: Paul Horowitz, Universidad de Harvard, Winfield Hill. Publicación: N. Bolshakov, rf.atnn.ru
Cuero artificial para emulación táctil.
15.04.2024 Arena para gatos Petgugu Global
15.04.2024 El atractivo de los hombres cariñosos.
14.04.2024
▪ Los auriculares deslizantes nunca se enredan ▪ Bisonte de un tubo de ensayo ▪ Botas de soldado como fuente de electricidad. ▪ Brújula neural en el cerebro
▪ sección del sitio Fuente de alimentación. Selección de artículos ▪ artículo de Henrik Ibsen. Aforismos famosos ▪ artículo ¿Cómo distinguir un huevo cocido de uno crudo? Respuesta detallada ▪ artículo Práctico soldador. Enciclopedia de radioelectrónica e ingeniería eléctrica.
Comentarios sobre el artículo: Karen [subir] clase ![[!]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
Hogar | Biblioteca | Artículos | Mapa del sitio | Revisiones del sitio
www.diagrama.com.ua |
Ver otros artículos sección 
Últimas noticias de ciencia y tecnología, nueva electrónica:
Todos los idiomas de esta página